



2.12.2. VERIFICAÇÃO DO SINAL DE CLOCK PINO 12 DO CI01 (74LS299)



5V/div
0,1 ms/div


2.12.3. VERIFICAÇÃO DO SINAL DATA (DO CONECTOR) PINO 1 DO CONECTOR CN02 (FIO CINZA)





5V/div
0,1 ms/div

OBS.: O SEAN CODE da tecla F1 é 3B(Hex)

2.12.4. VERIFICAÇÃO DA INTERRUPÇÃO IRQ1 PINO 5 DO CI13



5V/div
0,1 ms/div


2.12.5. VERIFICAÇÃO DA ENTRADA SO DO 74LS2995V/div
0,1 ms/div**2.12.6. VERIFICAÇÃO DA SAÍDA PB7 DO 8255-5**5V/div
0,1 ms/div

Para voltar para o sistema, retire a fita adesiva e digite PT e qualquer tecla (exceto ENTER).

2.13. VERIFICAÇÃO DO CIRCUITO DO Z80B

- 2.13.1. Carregue o Sistema Operacional SIM/M e observe que após a carga, o pino 26 do CI11 (Reset do Z80B) vai para nível lógico alto.

2.13.2. VERIFICAÇÃO DO SINAL $\overline{NI}$
PINO 9 DO CI04




5V/div
10 ms/div

$\overline{NI} = 0$: 8088 rodando
 $\overline{NI} = 1$: Z80B rodando


OBS.: Estes pulsos são gerados pela interrupção de relógio.

2.13.3. VERIFICAÇÃO DO SINAL $\overline{WAITZ80}$
PINO 24 DO CI11




5V/div
0,05 μ s/div

2.13.4. VERIFICAÇÃO DO SINAL READY88
PINO 22 DO CI37




5V/div
10 ms/div

2.13.5. VERIFICAÇÃO DO SINAL ENDRV88C
PINO 6 DO CI38



5V/div
10ms/div

2.13.6. VERIFICAÇÃO DO SINAL ENDRVZ80
PINO 1 DO CI40



5V/div
5μs/div

OBS.: Mude a escala de tempo para 10ms/div e veja que os drivers do Z80B são desabilitados de 56ms em 56ms.

2.13.7. Verificação do Clock do 8088-2 dentro do SIM/M

- . Desligue o I7000 PCxt II
- . Verifique o posicionamento dos jumpers J01 e J02

J01 = 1-2	}	(8088-2 rodando a 4.77 MHz)
J02 = 1-2		
- . Observe que após a carga do Sistema Operacional SIM/M o sinal $F/\bar{C}$ vai para nível lógico baixo (8088-2 rodando a 8.0 MHz).

2.14. VERIFICAÇÃO DO CIRCUITO DE CHAVEAMENTO DE FREQUÊNCIA

- Desligue o I7000 PCxt II
- Conecte o canal 1 do osciloscópio no pino 1 do CI52 (F/ $\bar{C}$)
- Conecte o canal 2 do osciloscópio no pino 7 do CI52 (CLK88)
- Ajuste o osciloscópio:

VERTICAL MODE = BOTH e ALT


TRIGGER NO CANAL 2

ESCALA DE TEMPO = 0,05 μ s/div

CANAL 1 e 2 = 5V/div

2.14.1. 8088-2 RODANDO A 4.77 MHz AO LIGAR


- Posicione J01 e J02
J01 = 1-2
J02 = 1-2
- Ligue o I7000 PCxt II e carregue o Sistema Operacional SIM/DOS.



- Dê o comando MODE VEL 8 (ENTER) e observe o chaveamento de frequência.

2.14.2. 8088-2 RODANDO A 8.0 MHz AO LIGAR

- . Desligue o I7000 PCxt II
- . Posicione J01 e J02
J01 = 2-3
J02 = 2-3
- . Ligue o I7000 PCxt II e carregue o Sistema Operacional SIM. DOS.



- . Dê o comando MODE VEL 4.7 (ENTER) e observe o chaveamento de frequência.

OBS.: Caso o I7000 PCxt II seja resetado por software, neste instante, a nova inicialização será com 4.77 MHz.

2.14.3. 8088-2 RODANDO A 4.77 MHz AO LIGAR E ALTERNANDO A CADA RESET

- . Desligue o I7000 PCxt II
- . Posicione os jumpers J01 e J02
J01 = 2-3
J02 = 1-2
- . Ligue o I7000 PCxt II e carregue o Sistema Operacional SIM. DOS.
- . Observe que logo após o energizamento do I7000 PCxt II o clock do 8088-2 é de 4.77 MHz mas é chaveado rapidamente para 8.0 MHz. A mensagem no vídeo está incompatível (neste caso).
- . Dê um reset por software e observe o chaveamento de frequência.

2.14.4. 8088-2 RODANDO A 8.0 MHz AO LIGAR E ALTERNANDO A CADA RESET

- . Desligue o I7000 PCxt II
- . Posicione os jumpers J01 e J02
J01 = 1-2
J02 = 2-3
- . Ligue o I7000 PCxt II e carregue o Sistema Operacional SIM.
DOS.
- . Observe que logo após o energizamento do I7000 PCxt II o
clock do 8088-2 é chaveado para 4.77 MHz.
- . Dê um reset por software e observe o chaveamento da frequên-
cia.

3. PLACA DE MEMÓRIA/INTERFACE SERIAL

- Posicione J01 e J02 da Placa de CPU para 4.77 MHz
J01 = 1-2
J02 = 1-2
- Ligue o I7000 PCxt II e carregue o SIM.DOS


3.1. VERIFICAÇÃO DO PINO 22 DO CI 61

OBS.: Os pinos 2 e 18 do CI54 também devem estar pulsando.

3.2. VERIFICAÇÃO DAS MEMÓRIAS ESTÁTICAS

3.2.1. VERIFICAÇÃO DO CI60 (6264)

- Carregue o programa EST60
- Pino 20 do CI60



5V/div
0,5 μs/div

3.2.2. VERIFICAÇÃO DO CI59 (6264)

Carregue o programa EST59 e observe no pino 20 do CI59 a mesma forma de onda do item 3.2.1.


3.2.3. VERIFICAÇÃO DO CI58 (6264)

Carregue o programa EST58 e observe no pino 20 do CI58 a mesma forma de onda do item 3.2.1.

3.2.4. VERIFICAÇÃO DO CI57 (6264)


3.3. VERIFICAÇÃO DAS MEMÓRIAS DINÂMICAS

3.3.1. VERIFICAÇÃO DO SINAL DE $\overline{RAS}$ PINO 16 DO CI10




5V/div
0,1 μs /div

3.3.2. VERIFICAÇÃO DO SINAL SEL PINO 17 DO CI10



5V/div
0,1 μs /div

3.3.3. VERIFICAÇÃO DO SINAL $\overline{CAS0}$ PINO 4 DO CI21



5V/div
0,1 μs /div

3.3.4. VERIFICAÇÃO DO SINAL $\overline{CAS1}$

Carregue o programa BANCO1 e verifique se o pino 5 do CI21 está pulsando.

3.3.5. VERIFICAÇÃO DO SINAL $\overline{CAS2}$

Carregue o programa BANCO2 e verifique se o pino 6 do CI21 está pulsando.

3.3.6. VERIFICAÇÃO DO SINAL $\overline{CAS3}$

Carregue o programa BANCO3 e verifique se o pino 7 do CI21 está pulsando.

3.4. VERIFICAÇÃO DO CIRCUITO DE COMUNICAÇÃO SERIAL**3.4.1. VERIFICAÇÃO DA INTERFACE RS232C**

- Coloque os conectores de teste RS232C nos conectores CN01 e CN02.
- Configure as Dip Switches (DIP1 e DIP2) e os jumpers (J04 e J05) para RS232C.

DIP1 e DIP2:

CHAVE 1 = OFF

CHAVE 2 = OFF

CHAVE 3 = OFF

CHAVE 4 = OFF

CHAVE 5 = OFF


CHAVE 6 = OFF

CHAVE 7 = ON

CHAVE 8 = ON

J04 e J05: posição 1-2


- Carregue o programa COMUNIC
- Verificação do Baud Rate do CI11
Pino 15 do CI11



5V/div
0,2ms/div

OBS.: Esta frequência corresponde à 50bps
50 bps = 800 Hz/16

- Verificação da frequência do XTAL (1,8432 MHz)
Pino 16 do CI11




- Verificação da saída SOUT
Observe se o pino 11 do CI11 está pulsando entre 0V e +3,5V
5V/div
10ms/div
- Verificação da saída RTS
Observe se o pino 32 do CI11 está pulsando entre 0V e +3,5V
5V/div
10ms/div
- Verificação da saída DTR
Observe se o pino 33 do CI11 está pulsando entre 0V e +3,5V
+5V/div
10ms/div
- Verificação do Conversor de Nível TTL → RS232C (CI23)
Observe se os pinos 6, 8 e 11 do CI23 estão pulsando entre +10V e -10V
10V/div
10ms/div
- Verificação do Conversor de Nível RS232C → TTL (CI24 e CI39)
Observe se os pinos 3, 6 e 8 do CI24 e o pino 6 do CI39 estão pulsando entre 0V e +5V
+5V/div
10ms/div


OBS.: A pinagem do conector de teste RS232C é a seguinte:

1 - 7
2 - 3
4 - 8 e 5
6 - 20
11 - 12
18 - 25

- Pressione ENTER para iniciar o teste da interface secundária.
- Verificação do Baud Rate do CI36
Pino 15 do CI36



- Verificação da frequência do XTAL (1,8432 MHz)
Pino 16 do CI36



- Verificação da saída SOUT
Observe se o pino 11 do CI36 está pulsando entre 0V e +3,5V
5V/div
10ms/div
- Verificação da saída RTS
Observe se o pino 32 do CI36 está pulsando entre 0V e +3,5V
5V/div
10ms/div
- Verificação da saída DTR
Observe se o pino 33 do CI36 está pulsando entre 0V e +3,5V
+5V/div
10ms/div
- Verificação do Conversor de Nível TTL → RS232C (CI51)
Observe se os pinos 6, 8 e 11 do CI51 estão pulsando entre +10V e -10V
10V/div
10ms/div
- Verificação do Conversor de Nível RS232C → TTL (CI55 E CI24)
Observe se os pinos 6, 8 e 11 do CI55 e o pino 11 do CI24 estão pulsando entre 0V e +5V
5V/div
10ms/div

3.4.2. VERIFICAÇÃO DA INTERFACE LOOP DE CORRENTE IBM

- . Desligue o I7000 PCxt II
- . Configure as Dips Switches (DIP1 e DIP2) e os jumpers (J04 e J05) para LOOP IBM
DIP1 e DIP2

CHAVE 1 = ON
CHAVE 2 = ON
CHAVE 3 = ON
CHAVE 4 = OFF
CHAVE 5 = OFF
CHAVE 6 = ON
CHAVE 7 = OFF
CHAVE 8 = OFF
- . J04 e J05: posição 1 - 2
- . Coloque os conectores de teste LOOP IBM em CN01 e CN02
- . Ligue o I7000 PCxt II e carregue o programa COMUNIC.

OBS.: O conector de teste LOOP IBM apresenta a seguinte pinagem:

9 - 18
25 - 11
- . Verifique se os pinos 2, 4 e 6 do CI38 estão pulsando entre 0V e +5V
5V/div
10ms/div
- . Verifique se o pino 5 do CI67 está pulsando entre 0V e +5V
5V/div
10ms/div
- . Verifique se o pino 10 do CI11 está pulsando entre 0V e +5V
5V/div
10ms/div
- . Tecle ENTER para testar a interface secundária
- . Verifique se os pinos 2, 4 e 6 do CI38 estão pulsando entre 0V e +5V
5V/div
10ms/div
- . Verifique se o pino 5 do CI68 está pulsando entre 0V e +5V
5V/div
10ms/div



- Verifique se o pino 10 do CI36 está pulsando entre 0V e +5V
5V/div
10ms/div

3.4.3. VERIFICAÇÃO DA INTERFACE LOOP ITAUTEC

- Desligue o I7000 PCxt II
- Configure as Dips Switches (DIP1 e DIP2) e os jumpers (J04 e J05) para LOOP ITAUTEC
DIP1 e DIP2

CHAVE 1 = OFF
CHAVE 2 = OFF
CHAVE 3 = OFF
CHAVE 4 = ON
CHAVE 5 = ON
CHAVE 6 = OFF
CHAVE 7 = OFF
CHAVE 8 = OFF


J04 e J05: posição 2 - 3
- Coloque os conectores de teste LOOP ITAUTEC em CN01 e CN02



- Ligue o I7000 PCxt II e carregue o programa COMUNIC.
- Verifique se o pinos 11 do CI37 está pulsando entre 0V e +4V
5V/div
10ms/div

- Verifique se o coletor de TR05 pulsa entre 0V e +12V

10 V/div
10 ms/div




- Verifique se o coletor de TR07 pulsa entre 0V e +12V
10V/div
10ms/div
- Verifique se o coletor de TR01 pulsa entre 0V e 2,4V
2V/div
10ms/div
- Verifique se o coletor de TR03 pulsa entre 0V e +5V
5V/div
10ms/div
- Tecle ENTER para testar a interface secundária
- Verifique se o pino 8 do CI37 está pulsando entre 0V e 4V
5V/div
10ms/div
- Verifique se o coletor de TR06 pulsa entre 0V e + 12V
5V/div
10ms/div
- Verifique se o coletor de TR08 pulsa entre 0V e + 12V
10V/div
10ms/div
- Verifique se o coletor de TR02 pulsa entre 0V e 2,4V
2V/div
10ms/div
- Verifique se o coletor de TR04 pulsa entre 0V e +5V
5V/div
10ms/div

4. PLACA CONTROLADORA DE FLOPPY/WINCHESTER

. Ligue o I7000 PCxt II e carregue o Sistema Operacional SIM.DOS


4.1. CIRCUITO CONTROLADOR DE FLOPPY

4.1.1. VERIFICAÇÃO DA FREQUÊNCIA DO XTAL (8 MHz) Pino 14 do CI20




5V/div
0,05 μs /div

4.1.2. VERIFICAÇÃO DA FREQUÊNCIA DE 4 MHz Pino 1 do CI20





5V/div
0,05 μs /div


4.1.3. VERIFICAÇÃO DA FREQUÊNCIA DE 2 MHz Pino 9 do CI20



5V/div
0,1 μs /div


4.1.4. VERIFICAÇÃO DA FREQUÊNCIA DE 1 MHz
Pino 8 do CI205V/div
0,2 $\mu\text{s}/\text{div}$ **4.1.5. VERIFICAÇÃO DA FREQUÊNCIA DE 500 KHz**
Pino 11 do CI205V/div
0,5 $\mu\text{s}/\text{div}$

4.1.6. VERIFICAÇÃO DO SINAL WRCK (WRITE CLOCK = 500 KHz)
Pino 21 do CI28



5V/div
0,5 μs/div


4.1.7. VERIFICAÇÃO DO SINAL DTWD (DATA WINDOW)
Pino 22 do CI28



5V/div
1 μs/div

4.1.8. VERIFICAÇÃO DO SINAL RD (DIR DO CI43)

- Carregue o programa FDC
Pino 1 do CI43



O programa FDC consiste na leitura repetitiva do status do FDC 8272 (endereço 3F4H)