



Modifier le symbole 1710 comme suit:




Amend symbol 1710 as follows:



Page 32


Modifier le symbole 1711 comme suit:




Amend symbol 1711 as follows:



Modifier le symbole 1712 comme suit:



Amend symbol 1712 as follows:



Page 34

Du fait de l'usage plus général de la notation de dépendance (voir les articles 21f à 21i et 28), le symbole 1724 est abandonné et est à annuler.

Après la page 34, ajouter les articles suivants:

27. Suppression de la ligne en trait interrompu dans le symbole de bascule bistable

Afin de simplifier la représentation et d'augmenter l'espace disponible pour des informations complémentaires à l'intérieur du symbole, en particulier dans les groupements de mémoires, la ligne médiane en trait interrompu peut être omise dans le symbole des bascules bistables à condition qu'il n'y ait aucun risque de confusion.

Dans ce cas, toutes les sorties doivent être représentées avec des symboles complémentaires adéquats: polarité, négation, de façon à mettre en évidence dans quel état logique elles se trouvent quand la bascule bistable est dans son état 1.

Because of the more general use of dependency notation (see Clauses 21f to 21i and 28), symbol 1724 is to be deleted.


After page 34, add the following clauses:

27. Deletion of the dashed line in the symbol for bistable element

To obtain a simpler representation, especially in memory arrays, and to obtain more space for additional text inside the symbol, the dashed line in the symbol for a bistable element may be omitted if no ambiguity can arise.


In such a case, all outputs shall be shown by means of a negation or polarity indicator, in the logic state or level which they will take on when the bistable element is in its defined 1-state (set state).

### 27.1 Exemples





Peut être dessiné:

May be shown as:



Peut être dessiné:

May be shown as:



*Note.* — L'usage des deux formes (avec ou sans ligne médiane en trait interrompu) dans le même schéma n'est pas recommandé.

### 28. Dépendance de COMMANDE

On utilise la dépendance de COMMANDE pour des opérateurs séquentiels dans le cas où la relation implicite n'est pas une simple fonction ET. Cette notation de dépendance est une extension de celle exposée au chapitre IV A.

Le symbole spécifique pour la dépendance de COMMANDE est la lettre C.

Si une entrée C est à l'état 1, les entrées influencées par cette entrée C contribuent normalement à la fonction de l'opérateur, si aucune autre entrée n'exerce une influence contradictoire prépondérante.

Si une entrée C est à l'état 0, les entrées influencées par cette entrée C sont sans effet sur la fonction de l'opérateur, dont les sorties sont donc maintenues dans l'état préexistant, si aucune autre entrée n'exerce une influence contradictoire prépondérante.



Si deux entrées C ont des chiffres d'identification différents, elles n'ont pas de relation mutuelle.

Si, et seulement si, elles sont marquées par le même chiffre d'identification, leur relation mutuelle est une relation OU.

### 28.1 Exemples d'application

No.	Symbol Symbol	Légende Description	Schéma explicatif Explanatory diagram
1726A		<p>Entrée influençant deux autres entrées.</p> <p><i>Note.</i> — Dans ce cas, l'emploi du repère G au lieu de C est également valable.</p> <p>Input affecting two other inputs.</p> <p><i>Note.</i> — In this case, use of the label G in place of the label C is equally valid.</p>	

### 27.1 Examples



*Note.* — Use of both forms (with or without dashed lines) on one diagram is not recommended.

### 28. CONTROL-dependency

The CONTROL-dependency is used for sequential elements in the case where more than a simple AND-dependency is implied. It is an extension of dependency notation introduced in Chapter IV A.

The symbol denoting the CONTROL-dependency is the letter C.

If a C-input stands at its defined 1-state, then the inputs affected by this C-input have their normally defined effect on the function of the element, provided that no other inputs have an overriding and contradicting effect.


If a C-input stands at its 0-state, the inputs affected by this C-input have no effect on the function of the element and the outputs of the element remain at their existing states, provided that no other inputs have an overriding and contradicting effect.









If two C-inputs have different identifying numbers, they stand in no relation to each other.

If, and only if, they have the same identifying number, they stand in an OR-relation to each other.

### 28.1 Examples of application

#### Schéma explicatif Explanatory diagram



No.	Symbole Symbol	Légende Description	Schéma explicatif Explanatory diagram
1726B		Bascule bistable D. D bistable element.	
1726C		L'entrée b est influencée en priorité par l'entrée c et ensuite par l'entrée a. Input b is first affected by input c and then by input a.	
1726D		L'entrée b influence l'entrée c et est influencée elle-même par l'entrée a. Input b affects input c and is itself affected by input a	
1726E		Utilisation d'un chiffre "barre" dans la notation de dépendance. Use of the bar in dependency notation.	


29. Symboles logiques à l'intérieur d'autres symboles logiques

N'importe quel symbole logique, y compris ceux représentant les diverses fonctions fantômes, peut être placé à l'intérieur d'un autre symbole logique à condition que leur relation puisse être interprétée sans ambiguïté, soit par sa position, soit par des lignes internes de connexion.

29. Logic symbols inside other logic symbols (embedded symbols)



Any logic symbol, including the various distributed connections (dot representations), may be placed inside another logic symbol if the relationship between the two, as established either by position or by internal connection lines, may be unambiguously interpreted.

### 29.1 Exemples




Equivaut fonctionnellement à:

Is functionally equivalent to:



Equivaut fonctionnellement à:

Is functionally equivalent to:



Voir aussi le symbole 1726E, ci-avant.

### 30. Symbolisation d'un effet différé sur une sortie

Lorsque le changement d'état d'une sortie est différé jusqu'à ce que le signal d'entrée prévu pour le permettre retourne à son état initial, cet effet peut être indiqué par le symbole 1727 placé vis-à-vis de cette sortie.

Quand ce symbole est utilisé seul, il doit, par convention, concerner seulement les entrées du type C (voir l'article 28). Si cet effet concerne d'autres types d'entrées, tels que S, R, G, etc., on doit faire précéder ce symbole par les lettres symbolisant toutes les entrées concernées, y compris d'éventuelles entrées C.

### 30. Representation of the postponement of the change of state of an output



When the change of state of an output is postponed until the input signal which initiates the change returns to its initial state, this effect may be shown by labelling the output line with symbol 1727.

Where this symbol is shown without prefix, it should be assumed to relate by convention to the C inputs only (see Clause 28). If the effect is related to other types of inputs, such as S, R, G, etc., then the labels of all applicable inputs (including the C inputs) must be shown in full as a prefix to this symbol.

No.	Symbole Symbol	Légende Description
1727		<p>Symbol d'effet différé sur une sortie.</p> <p>Sortie dont le changement d'état est différé jusqu'à ce que le signal d'entrée prévu pour le permettre retourne à son état initial.</p> <p><i>Note.</i> — L'attention est attirée sur la forme du symbole en angle droit, pour éviter toute confusion, par exemple avec le chiffre 7.</p> <p>Postponed output symbol.</p> <p>Output of which the change of state is postponed until the input signal which initiates the change returns to its initial state.</p> <p><i>Note.</i> — Care should be taken that this symbol is a right angle, to avoid confusion with other symbols, e.g. the number 7.</p>

### 30.1 Exemples

No.	Symbol Symbol	Légende Description
1728A		<p>S'il n'y a pas d'autres entrées qui imposent ou ont imposé un effet contraire, la transition à la sortie ne peut se produire que si l'entrée passe:</p> <ul style="list-style-type: none"> <li>- dans un système utilisant le symbole complémentaire de négation:</li> </ul> <p>If there are no other inputs with an overriding effect, the transition at the output takes place when the input changes:</p> <ul style="list-style-type: none"> <li>- in a system using the negation indicator:</li> </ul> <p>de 1 à 0 from 1 to 0</p> <p>de 0 à 1 from 0 to 1</p>
1728B		<ul style="list-style-type: none"> <li>- dans un système utilisant le symbole complémentaire de polarité:</li> </ul> <p>- in a system using the polarity indicator:</p> <p>de plus positif à moins positif from more positive to less positive</p> <p>de moins positif à plus positif from less positive to more positive</p>
1729	<p>1729.1</p> <p>Combinaison maître-esclave de deux bascules bistables. Les symboles 1729.1 et 1729.2 sont équivalents.</p> <p>La mise à l'état 1 de l'entrée <i>b</i> provoque la mise à l'état 1 des sorties <i>f</i> et <i>g</i>, et la mise à l'état 0 des sorties <i>e</i> et <i>h</i>.</p> <p>Avant longtemps que l'entrée <i>d</i> est à l'état 0, le fonctionnement du circuit est sous l'influence des autres entrées.</p> <p>Quand l'entrée <i>b</i> est à l'état 1, les sorties <i>f</i> et <i>g</i> sont maintenues dans l'état préexistant et les sorties <i>e</i> et <i>h</i> sont celles d'une bascule bistable RS (voir le symbole 1720), donc les entrées <i>R</i> et <i>S</i> se parent <i>c</i> et <i>a</i>.</p> <p>Quand l'entrée <i>b</i> passe de l'état 1 à l'état 0, les sorties <i>e</i> et <i>h</i> sont maintenues dans l'état existant et les sorties <i>f</i> et <i>g</i> prennent les états des sorties <i>e</i> et <i>h</i>, respectivement.</p>	
	1729.2	

No.	Symbol Symbol	Légende Description
1729	1729.1  1729.2 	A master-slave combination of two bistable elements. Symbols 1729.1 and 1729.2 are equivalent. When input d takes on its defined 1-state, the outputs g and h take on their defined 1-states and the outputs e and f take on their 0-states. As long as input d stands at its 0-state, the function of the element is determined by the other inputs. When input b stands at its defined 1-state, outputs f and g retain their previous states and outputs e and h act as those of an RS bistable element (see symbol 1720), under the control of inputs a and c. When input b returns to its 0-state, the outputs e and h retain their present states, outputs f and g assume the states of outputs e and h respectively.

Page 25

Avant le symbole 1730, ajouter:

Before symbol 1730, add:

### 31. Explication

Opérateur binaire séquentiel qui a un, et un seul, état stable.

### 31. Explanation

This is a binary sequential element with one, and only one, stable state.

Avant le symbole 1731, ajouter:



Before symbol 1731, add:

### 31.1 Exemples

### 31.1 Examples

Après le symbole 1731, ajouter le symbole 1732:

After symbol 1731, add symbol 1732:

No.	Symbol Symbol	Légende Description	Schéma explicatif Explanatory diagram
1732		Bascule monostable, monocoup, avec sortie dépendant directement de l'entrée, représentée avec notation de dépendance. Monostable element, single shot, having an OR-gated output, shown with dependency notation.	

Ajouter la section C suivante:

Add the following Section C:

SECTION C - OPÉRATEURS ASTABLES




SECTION C - ASTABLE ELEMENTS

32. Explication

Opérateur binaire séquentiel qui n'a pas d'état stable.

32. Explanation


This ia a binary sequential element with no stable state.

No.	Symbol Symbol	Légende Description
1740		Opérateur astable, symbole général. Astable element, general symbol.
1741		Opérateur astable commandé. Controlled astable element. Schéma explicatif: Explanatory diagram:  

Note concernant les symboles 1740 et 1741

La lettre G est le symbole distinctif d'un générateur; si la forme d'onde est évidente, ces symboles peuvent figurer sans le symbole complémentaire .

Note to symbols 1740 and 1741

In these symbols, the G is the qualifying symbol for generator. If the waveform is evident, these symbols may be shown without the additional symbol .

Ajouter les chapitres VII et VIII suivants:

Add the following Chapters VII and VIII:

CHAPITRE VII: SYMBOLES POUR FONCTIONS COMPLEXES

CHAPTER VII: SYMBOLS FOR COMPLEX FUNCTIONS

SECTION A - SYMBOLE DES COMMANDES COMMUNES

SECTION A - COMMON CONTROL BLOCK

33. Explication

Dans un groupement d'opérateurs interdépendants, certaines entrées sont propres à un seul d'entre eux tandis que, très souvent, d'autres concernent tous ces opérateurs.

33. Explanation

In an array of related elements, it often occurs that some inputs are individual to one element and other inputs are common to all or some of the elements.




Il est possible de réduire les dimensions du schéma et d'obtenir une représentation plus claire en diminuant la densité des traits: on peut éviter de figurer les entrées communes à tous les éléments sur chaque symbole individuel, en les faisant aboutir au symbole 1750 placé à une extrémité du groupement.

Ce symbole est désigné comme *symbole des commandes communes*.

In order to reduce the space required on a diagram, to reduce line congestion and to obtain a clearer representation, the inputs which are common to all elements of the array need not be drawn connected to all individual elements, but only to symbol 1750 placed at one end of the array.

This symbol is called the *common control block*.

No.	Symbol Symbole	Légende Description
1750		Symboles des commandes communes. Common control block.

Symbole des commandes communes  Common control block	Aboutissement de toutes les entrées à caractère commun  All common input lines should be connected to this part		
Groupement d'opérateurs interdépendants  Array of related elements	Aboutissement de tous les éléments à caractère individuel  The individual lines of particular elements are connected to this part		 ou or

Note. — La représentation figurée à droite peut être utilisée dans le cas où l'on doit représenter des interconnexions entrée-  
sortie entre les éléments du groupement.

Dans certains groupements, souvent lorsque le symbole des commandes communes est appliqué, il existe deux directions de propagation des informations à l'intérieur du groupement d'opérateurs, aussi la règle générale donnée au chapitre II, article 8, se trouve sans effet.

Une entrée commune à tous les opérateurs doit être figurée dans le symbole des commandes communes de même façon qu'il l'aurait été dans les opérateurs indépendants.

Note. — The right-hand representation may be used in those cases where the output-input interconnections between elements of the array should be shown.

In some arrays, often those to which the common control block is applied, there exist two directions of information flow within the combination of elements. Hence the general rule of Chapter II, Clause 8, does not apply.

An input which is common to all elements shall be labelled at the common control block in the same manner as it would have been in the individual element.

34. Exemple d'utilisation du symbole des commandes communes

34. Example of the use of the common control block




No.	Symbole Symbol	Légende Description
1751	<p>The symbol consists of a vertical rectangle with four input terminals at the top labeled 'a', 'b', 'c', and 'd'. Below these are four output terminals labeled 'e', 'f', 'g', and 'h'. Inside the rectangle, there are four parallel vertical lines, each ending in a small rectangle. These rectangles are labeled '1, 3D' vertically. The connections are: 'a' to the first rectangle, 'b' to the second, 'c' to the third, and 'd' to the fourth. The outputs 'e', 'f', 'g', and 'h' are connected to the outputs of the respective rectangles.</p>	<p>Registre constitué par un groupement de bascules bistables D commandées.</p> <p>Register with an array of gated D bistable elements.</p> <p>Schéma explicatif:</p> <p>Explanatory diagram:</p> <p>The explanatory diagram illustrates the internal logic of the register. It shows four 1D flip-flops (labeled 1D C1 R) on the right. To the left of each flip-flop is a logic circuit. Each circuit takes four inputs: a, b, e, f, g, h, i, j, k, l, c, and d. The logic consists of two AND gates (labeled &amp;) followed by an OR gate (labeled <math>\geq 1</math>). The outputs of these four logic blocks are connected to the clock inputs of the four flip-flops. The other inputs of the flip-flops (data and reset) are also shown.</p>

SECTION B - REGISTRES À DÉCALAGE ET COMPTEURS

SECTION B - SHIFT REGISTERS AND COUNTERS



35. Entrées de décalage et de comptage

35. Shifting and counting inputs

No	Symbol Symbol	Légende Description
1752		<p>Entrée de décalage.</p> <p>Chaque fois que cette entrée passe à l'état 1, les informations contenues dans le registre sont décalées de m positions de la gauche vers la droite ou du haut vers le bas.</p> <p>Shifting input.</p> <p>Each time this input takes on its defined 1-state, the information contained in the register will be shifted m positions from left to right or from top to bottom.</p>
1753		<p>Entrée de décalage.</p> <p>Chaque fois que cette entrée passe à l'état 1, les informations contenues dans le registre sont décalées de m positions de la droite vers la gauche ou du bas vers le haut.</p> <p>Shifting input.</p> <p>Each time this input takes on its defined 1-state, the information contained in the register will be shifted m positions from right to left or from bottom to top.</p>
1754		<p>Entrée de comptage.</p> <p>Chaque fois que cette entrée prend l'état 1, le contenu du compteur croît de m unités.</p> <p>Counting input.</p> <p>Each time this input takes on its defined 1-state, the contents of the counter are increased by m units.</p>
1755		<p>Entrée de décomptage.</p> <p>Chaque fois que cette entrée prend l'état 1, le contenu du compteur décroît de m unités.</p> <p>Counting input.</p> <p>Each time this input takes on its defined 1-state, the contents of the counter are decreased by m units.</p> <p><i>Note concernant les symboles 1752 à 1755:</i> m doit être exprimé par sa valeur effective. Si m = 1, cette information peut être omise.</p> <p><i>Note to symbols 1752 to 1755:</i> m shall be replaced by the relevant value. If m = 1, it may be omitted.</p>

36. Illustration du concept

36. Illustration of the concept

No.	Symbole Symbol	Légende Description
.1756		<p>Registre à décalage à quatre étages décalant d'une position du haut vers le bas chaque fois que l'entrée de décalage prend l'état 1.</p> <p>Four-stage shift register shifting one position from top to bottom each time the shifting input takes on its defined 1-state.</p>
1757		<p>Compteur à quatre étages dont le contenu augmente de trois unités chaque fois que l'entrée de comptage prend l'état 1.</p> <p>Four-stage counter the contents of which are increased by three units each time the counting input takes on its defined 1-state.</p> <p><i>Note 1.</i> — Dans un compteur, le code de numérotation peut être indiqué de toute façon adéquate, à condition qu'elle ne prête pas à confusion avec d'autres notations. Si le code n'est pas indiqué, il est admis que le compteur est binaire.</p> <p>2. — Il est recommandé que la section la plus proche du symbole des commandes communes soit celle de plus faible poids.</p> <p><i>Note 1.</i> — In a counter the counting code may be shown in any convenient way, such that it does not interfere with other notations. If the code is not indicated, the counter is assumed to be a binary counter.</p> <p>2. — It is recommended that the section next to the common control block should be the lowest order section.</p>


No.	Symbol Symbol	Légende Description
1758		<p>Registre à décalage bivoque.</p> <p>L'entrée a provoque une opération de décalage du haut vers le bas, l'entrée b du bas vers le haut et l'entrée c commande le chargement parallèle. L'entrée d commande la remise à zéro générale.</p> <p>Bidirectional shift register.</p> <p>Input a provokes shift action from top to bottom, input b from bottom to top and input c controls the parallel action. Input d is the common reset.</p>
1759		<p>Compteur bivoque à quatre étages avec chargement parallèle et remise à zéro générale.</p> <p>Four-stage bidirectional counter with parallel loading and common reset.</p>

CHAPITRE VIII: DIVERS

CHAPTER VIII: MISCELLANEOUS

SECTION A - OPÉRATEUR À SEUIL (TRIGGER DE SCHMITT)

SECTION A - THRESHOLD DETECTOR (SCHMITT TRIGGER)

No.	Symbol Symbole	Légende Description
1760		<p>Opérateur à seuil (trigger de Schmitt).</p> <p>La sortie d'un opérateur à seuil ne prend l'état 1 que lorsque la valeur du signal d'entrée dépasse un certain seuil spécifique (<math>V_1</math>) dans la direction indiquée.</p> <p>La sortie se maintient à cet état 1 jusqu'à ce que la valeur du signal d'entrée passe en dessous d'un autre seuil spécifique (<math>V_2</math>).</p> <p>Threshold detector (Schmitt trigger).</p> <p>The output of a threshold detector will take on its defined 1-state only at such time that the input signal exceeds a specific threshold value (<math>V_1</math>) in the indicated direction.</p> <p>The output remains at its defined 1-state until such time that the input signal returns below a specific threshold value (<math>V_2</math>).</p> 

SECTION B - AMPLIFICATEURS


SECTION B - AMPLIFIERS

1761		<p>Amplificateur pour schéma logique.</p> <p>La sortie est dans l'état 1 si, et seulement si, l'entrée est dans l'état 1.</p> <p>Amplifier for logic diagrams.</p> <p>The output will stand at its defined 1 state if, and only if, the input stands at its defined 1-state.</p>
------	--	--

Exemples

Examples

1762




Amplificateur avec inversion par négation logique.

La sortie est dans l'état 0 si, et seulement si, l'entrée est dans l'état 1.


Amplifier with negation indicator.

The output will stand at its 0-state if, and only if, the input stands at its defined 1-state.

1763



ou  
or



Amplificateur avec inversion par changement de niveaux (polarité).

La sortie est au niveau plus positif si, et seulement si, l'entrée est au niveau moins positif.

Inverting amplifier.

The output will stand at the more positive level if, and only if, the input stands at its less positive level.

Autres publications de la CEI préparées  
par le Comité d'Etudes N° 3

- 113: - Schémas, diagrammes, tableaux.  
113-1 (1971) 1<sup>re</sup> partie: Définitions et classification.  
113-2 (1971) 2<sup>re</sup> partie: Repérage d'identification des éléments.  
113-3 (1974) 3<sup>re</sup> partie: Recommandations générales pour l'établissement des schémas.  
113-4 (1975) 4<sup>re</sup> partie: Recommandations pour l'établissement des schémas des circuits.
- 117: - Symboles graphiques recommandés.  
117-0 (1973) Partie 0: Index général.  
117-1 (1960) 1<sup>re</sup> partie: Nature de courant, système de distribution, modes de connexion et éléments de circuits.  
117-2 (1960) 2<sup>re</sup> partie: Machines, transformateurs, piles et accumulateurs, transducteurs et amplificateurs magnétiques, inductances.  
117-3 (1963) 3<sup>re</sup> partie: Contacts, appareillage, commandes mécaniques, démarreurs et éléments de relais électromécaniques.  
117-4 (1963) 4<sup>re</sup> partie: Appareils de mesure et horloges électriques.  
117-5 (1963) 5<sup>re</sup> partie: Usines génératrices, sous-stations et postes, lignes de transport et de distribution.  
117-6 (1964) 6<sup>re</sup> partie: Variabilités, exemples de résistances, éléments et électrodes de tubes électroniques, soupapes et redresseurs.  
117-7 (1971) 7<sup>re</sup> partie: Dispositifs à semi-conducteurs, condensateurs.  
117-8 (1967) 8<sup>re</sup> partie: Symboles pour schémas architecturaux.  
117-9 (1968) 9<sup>re</sup> partie: Téléphonie, télégraphie et transducteurs.  
117-10 (1968) 10<sup>re</sup> partie: Antennes, stations et postes radio-électriques.  
117-11A (1969) 11<sup>re</sup> partie: Première complément à la Publication 117-9 (1968).  
117-11B (1968) 12<sup>re</sup> partie: Première complément à la Publication 117-10 (1968).  
117-11C (1971) 13<sup>re</sup> partie: Première complément à la Publication 117-11 (1968).  
117-12 (1968) 14<sup>re</sup> partie: Diagonnnes de spectre de fréquence.  
117-13 (1969) 15<sup>re</sup> partie: Symboles fonctionnels pour transmission et applications diverses.  
117-14A (1971) 16<sup>re</sup> partie: Symboles pour tores de ferrite et matrices à mémoire magnétique.  
117-14B (1972) 17<sup>re</sup> partie: Principes généraux pour l'établissement des symboles graphiques d'information.  
117-14C (1973) 18<sup>re</sup> partie: Symboles graphiques utilisables sur le matériel, Index, relevé et compilation des feuilles individuelles.  
417-A (1974) 19<sup>re</sup> partie: Premier complément à la Publication 417 (1973).

Other IEC publications prepared  
by Technical Committee No. 3

- 113: - Diagrams, charts, tables.  
113-1 (1971) Part 1. Definitions and classification.  
113-2 (1971) Part 2. Item designation.  
113-3 (1974) Part 3. General recommendations for the preparation of diagrams.  
113-4 (1975) Part 4. Recommendations for the preparation of circuit diagrams.
- 117: - Recommended graphical symbols.  
117-0 (1973) Part 0. General Index.  
117-1 (1960) Part 1. Kind of current, distribution systems, methods of connection and circuit elements.  
117-2 (1960) 1<sup>st</sup> edition 1960 incorporating Amendments No. 1 (1966) and No. 2 (1967).  
117-3 (1963) Part 2. Machines, transformers, primary cells and accumulators, transductors and magnetic amplifiers, inductors.  
117-4 (1963) 1<sup>st</sup> edition 1963 incorporating Amendments No. 1 (1966), No. 2 (1971), No. 3 (1973) and the first supplement (1974).  
117-5 (1963) Part 3. Contacts, switchgear, mechanical controls, starters and elements of electromechanical relays.  
117-6 (1964) 1<sup>st</sup> edition 1963 incorporating Amendment No. 1 (1966).  
117-7 (1971) Amendment No. 2 (1972).  
117-8 (1967) Amendment No. 3 (1973).  
117-9 (1968) Amendment No. 4 (1974).  
117-10 (1968) First supplement to Publication 117-3 (1963).  
117-11A (1969) Second supplement to Publication 117-3 (1963).  
117-11B (1968) Part 4. Measuring instruments and electric clocks.  
117-11C (1971) Amendment No. 1 (1971).  
117-12 (1968) Amendment No. 2 (1973).  
117-13 (1969) Amendment No. 3 (1974).  
117-14A (1974) First supplement to Publication 117-4 (1963).  
117-15 (1972) Part 5. Generating stations and sub-stations, lines for transmission and distribution.  
117-16 (1971) Amendment No. 1 (1973).  
117-17 (1971) Part 6. Variability, examples of resistors, elements and examples of electronic tubes, valves and rectifiers.  
117-18 (1964) 1<sup>st</sup> edition 1964 incorporating Amendment No. 1 (1966).  
117-19 (1971) Amendment No. 2 (1967).  
117-20 (1973) Amendment No. 3 (1973).  
117-21 (1971) Part 7. Semiconductor devices, capacitors.  
117-22 (1967) Part 8. Symbols for architectural diagrams.  
117-23 (1968) Part 9. Telephony, telegraphy and transducers.  
117-24 (1969) 1<sup>st</sup> supplement to Publication 117-9 (1968).  
117-25 (1971) Second supplement to Publication 117-9 (1968).  
117-26 (1968) Part 10. Aerials (antennas) and radio stations.  
117-27 (1969) First supplement to Publication 117-10 (1968).  
117-28 (1968) Part 11. Microwave technology.  
117-29 (1971) First supplement to Publication 117-11 (1968).  
117-30 (1968) Part 12. Frequency spectrum diagrams.  
117-31 (1969) Part 13. Block symbols for transmission and miscellaneous applications.  
117-32 (1971) First supplement to Publication 117-13 (1969).  
117-33 (1972) Second supplement to Publication 117-13 (1969).  
117-34 (1974) Third supplement to Publication 117-13 (1969).  
117-35 (1971) Part 14. Telecommunication lines and accessories.  
117-36 (1974) First supplement to Publication 117-14 (1971).  
117-37 (1972) Part 15. Binary logic elements.  
117-38 (1972) Part 16. Symbols for ferrite cores and magnetic storage matrices.  
416 (1972) General principles for the formulation of graphical symbols.  
417 (1973) Graphical symbols for use on equipment, index, survey and compilation of the single sheets.  
417-A (1974) First supplement to Publication 417 (1973).

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE  
(affiliée à l'Organisation Internationale de Normalisation — ISO)  
NORME DE LA CEI

INTERNATIONAL ELECTROTECHNICAL COMMISSION  
(affiliated to the International Organization for Standardization — ISO)  
IEC STANDARD

Publication 117-15 B  
1976

---

Deuxième complément à la Publication 117-15 (1972)  
Symboles graphiques recommandés  
Quinzième partie : Opérateurs logiques binaires  
Section F : Codeurs

---

Second supplement to Publication 117-15 (1972)  
Recommended graphical symbols  
Part 15: Binary logic elements  
Section F: Coders

---



Droits de reproduction réservés — Copyright - all rights reserved

Bureau Central de la Commission Electrotechnique Internationale

1, rue de Varembé  
Genève, Suisse

## Révision de la présente publication

Le contenu technique des publications de la CEI est constamment revu par la Commission afin d'assurer qu'il reflète bien l'état actuel de la technique.

Les renseignements relatifs à ce travail de révision, à l'établissement des éditions révisées et aux mises à jour peuvent être obtenus auprès des Comités nationaux de la CEI et en consultant les documents ci-dessous:

- Bulletin de la CEI
- Rapport d'activité de la CEI  
Publié annuellement
- Catalogue des publications de la CEI  
Publié annuellement

## Terminologie utilisée dans la présente publication

Seuls sont définis ici les termes spéciaux se rapportant à la présente publication.

En ce qui concerne la terminologie générale, le lecteur se reportera à la Publication 50 de la CEI: Vocabulaire Electrotechnique International (V.E.I.), qui est établie sous forme de chapitres séparés traitant chacun d'un sujet défini, l'Index général étant publié séparément. Des détails complets sur le V.E.I. peuvent être obtenus sur demande.

## Symboles graphiques et littéraux

Le recueil complet des symboles graphiques approuvés par la CEI fait l'objet de la Publication 117 de la CEI.

Les symboles littéraux et autres signes approuvés par la CEI font l'objet de la Publication 27 de la CEI.

## Autres publications de la CEI établies par le même Comité d'Etudes

L'attention du lecteur est attirée sur la page 4 de la couverture, qui énumère les autres publications de la CEI préparées par le Comité d'Etudes qui a établi la présente publication.

## Revision of this publication

The technical content of IEC publications is kept under constant review by the IEC, thus ensuring that the content reflects current technology.

Information on the work of revision, the issue of revised editions and amendment sheets may be obtained from IEC National Committees and from the following IEC sources:

- IEC Bulletin
- Report on IEC Activities  
Published yearly
- Catalogue of IEC Publications  
Published yearly

## Terminology used in this publication

Only special terms required for the purpose of this publication are defined herein.

For general terminology, readers are referred to IEC Publication 50: International Electrotechnical Vocabulary (I.E.V.), which is issued in the form of separate chapters each dealing with a specific field, the General Index being published as a separate booklet. Full details of the I.E.V. will be supplied on request.

## Graphical and letter symbols

The complete series of graphical symbols approved by the IEC is given in IEC Publication 117.

Letter symbols and other signs approved by the IEC are contained in IEC Publication 27.

## Other IEC publications prepared by the same Technical Committee

The attention of readers is drawn to the back cover, which lists other IEC publications issued by the Technical Committee which has prepared the present publication.

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE  
(affiliée à l'Organisation Internationale de Normalisation — ISO)  
NORME DE LA CEI



INTERNATIONAL ELECTROTECHNICAL COMMISSION  
(affiliated to the International Organization for Standardization — ISO)  
IEC STANDARD

Publication 117-15 B

1976

---

Deuxième complément à la Publication 117-15 (1972)

**Symboles graphiques recommandés**

Quinzième partie: Opérateurs logiques binaires

Section F: Codeurs

---


Second supplement to Publication 117-15 (1972)

**Recommended graphical symbols**

Part 15: Binary logic elements

Section F: Coders

---



Droits de reproduction réservés — Copyright - all rights reserved

Aucune partie de cette publication ne peut être reproduite ni utilisée sous quelque forme que ce soit et par aucun procédé, électronique ou mécanique, y compris la photocopie et les microfilms, sans l'accord écrit de l'éditeur.

No part of this publication may be reproduced or utilized in any form or by any means, electronic or mechanical, including photocopying and microfilm, without permission in writing from the publisher.

Bureau Central de la Commission Electrotechnique Internationale

1, rue de Varembé  
Genève, Suisse

Prix Fr. s 14.—  
Price S. Fr.

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE

DEUXIÈME COMPLÉMENT À LA PUBLICATION 117-15 (1972)

SYMBOLES GRAPHIQUES RECOMMANDÉS

QUINZIÈME PARTIE: OPÉRATEURS LOGIQUES BINAIRES

Section F: Codeurs

PRÉAMBULE

- 1) Les décisions ou accords officiels de la CEI en ce qui concerne les questions techniques, préparés par des Comités d'Etudes où sont représentés tous les Comités nationaux s'intéressant à ces questions, expriment dans la plus grande mesure possible un accord international sur les sujets examinés.
- 2) Ces décisions constituent des recommandations internationales et sont agréées comme telles par les Comités nationaux.
- 3) Dans le but d'encourager l'unification internationale, la CEI exprime le vœu que tous les Comités nationaux adoptent dans leurs règles nationales le texte de la recommandation de la CEI, dans la mesure où les conditions nationales le permettent. Toute divergence entre la recommandation de la CEI et la règle nationale correspondante doit, dans la mesure du possible, être indiquée en termes clairs dans cette dernière.

PRÉFACE

La présente norme a été établie par le Sous-Comité 3A: Symboles graphiques pour schémas, du Comité d'Etudes N° 3 de la CEI: Symboles graphiques.

Un premier projet fut discuté lors de la réunion tenue à Istanbul en 1973. Un projet revisé fut discuté lors de la réunion tenue à Paris en 1974. A la suite de cette réunion, un projet, document 3A(Bureau Central)58, fut soumis à l'approbation des Comités nationaux suivant la Règle des Six Mois en mars 1975.

Les pays suivants se sont prononcés explicitement en faveur de la publication:

Allemagne	Italie
Australie	Japon
Autriche	Pays-Bas
Belgique	Royaume-Uni
Brésil	Suède
Canada	Suisse
Danemark	Turquie
Espagne	Union des Républiques
Etats-Unis d'Amérique	Socialistes Soviétiques
Finlande	Yugoslavie
Israël	

*Autre publication de la CEI citée dans la présente norme:*

Publication n° 117-13: Symboles graphiques recommandés,  
Treizième partie: Symboles fonctionnels pour transmission et applications diverses

INTERNATIONAL ELECTROTECHNICAL COMMISSION

SECOND SUPPLEMENT TO PUBLICATION 117-15 (1972)

RECOMMENDED GRAPHICAL SYMBOLS

PART 15: BINARY LOGIC ELEMENTS

Section F: Coders

FOREWORD

- 1) The formal decisions or agreements of the IEC on technical matters, prepared by Technical Committees on which all the National Committees having a special interest therein are represented, express, as nearly as possible, an international consensus of opinion on the subjects dealt with.
- 2) They have the form of recommendations for international use and they are accepted by the National Committees in that sense.
- 3) In order to promote international unification, the IEC expresses the wish that all National Committees should adopt the text of the IEC recommendation for their national rules in so far as national conditions will permit. Any divergence between the IEC recommendation and the corresponding national rules should, as far as possible, be clearly indicated in the latter.

PREFACE

This standard has been prepared by Sub-Committee 3A, Graphical Symbols for Diagrams, of IEC Technical Committee No. 3, Graphical Symbols.

A first draft was discussed at the meeting held in Istanbul in 1973. A revised draft was discussed at the meeting held in Paris in 1974. As a result of this meeting, a draft, Document 3A(Central Office)58, was submitted to the National Committees for approval under the Six Months' Rule in March 1975.

The following countries voted explicitly in favour of publication:

Australia	Netherlands
Austria	Spain
Belgium	Sweden
Brazil	Switzerland
Canada	Turkey
Denmark	Union of Soviet
Finland	Socialist Republics
Germany	United Kingdom
Israel	United States of America
Italy	Yugoslavia
Japan	

Other IEC publication quoted in this standard:

Publication No. 117-13: Recommended Graphical Symbols,  
Part 13: Block Symbols for Transmission and Miscellaneous Applications.

DEUXIÈME COMPLÉMENT  
A LA PUBLICATION 117-15 (1972)

SYMBOLES GRAPHIQUES  
RECOMMANDÉS

QUINZIÈME PARTIE:  
OPÉRATEURS LOGIQUES BINAIRES

Section F: Codeurs

SECOND SUPPLEMENT  
TO PUBLICATION 117-15 (1972)

RECOMMENDED  
GRAPHICAL SYMBOLS

PART 15:  
BINARY LOGIC ELEMENTS

Section F: Coders

Après la page 25, ajouter la section suivante:

After page 25, add the following section:

SECTION F — CODEURS

SECTION F — CODERS

21a. Explication

Un codeur est un élément logique qui a pour fonction de transformer un jeu de valeurs d'entrée en un jeu de valeurs de sortie d'après une table de conversion préalablement définie (code).

En principe, le jeu des valeurs d'entrée et celui des valeurs de sortie peuvent survenir chacun simultanément ou en séquence.

On distingue donc les quatre types de base de codeurs suivants:

- codeurs parallèle-parallèle
- codeurs parallèle-série
- codeurs série-parallèle
- codeurs série-série

21a.1 *Explication des divers types de codeurs*

Un codeur parallèle-parallèle transforme un jeu de valeurs simultanées d'entrée en un jeu de valeurs simultanées de sortie.

Un codeur parallèle-série transforme un jeu de valeurs simultanées d'entrée en un jeu de valeurs séquentielles de sortie.

Un codeur série-parallèle transforme un jeu de valeurs séquentielles d'entrée en un jeu de valeurs simultanées de sortie.

Un codeur série-série transforme un jeu de valeurs séquentielles d'entrée en un jeu de valeurs séquentielles de sortie.

Il est possible de combiner ces divers types de base en codeurs plus complexes.

21a.2 *Convention*

Dans une séquence de bits « série », le plus significatif d'entre eux est, sauf indication contraire, inscrit en tête.

21a. Explanation

A coder is a logic element whose function is to transform a set of input values into a set of output values according to a pre-defined table of correspondences (code).

In principle, the set of input values and the set of output values can each occur simultaneously or in a time-sequenced manner.

Hence the following four basic types of coders can be distinguished:

- parallel-to-parallel coders
- parallel-to-serial coders
- serial-to-parallel coders
- serial-to-serial coders

21a.1 *Explanation of the various types of coders*

A parallel-to-parallel coder transforms a set of simultaneous input values into a set of simultaneous output values.

A parallel-to-serial coder transforms a set of simultaneous input values into a set of time-sequenced output values.


A serial-to-parallel coder transforms a set of time-sequenced input values into a set of simultaneous output values.

A serial-to-serial coder transforms a set of time-sequenced input values into a set of time-sequenced output values.

In more complex coders, various of the above basic types may be combined.

21a.2 *Convention*



In a serial string of bits, the most significant bit is presented first, unless otherwise indicated.




No.	Symbol Symbol	Légende Description
1648A	 <span style="margin-left: 100px;">*</span>	<p>Codeur. <i>Symbol général.</i></p> <p>Coder. <i>General symbol.</i></p> <p><i>Note.</i> — X et Y peuvent être remplacés par des indications respectivement représentatives de l'information à l'entrée et de l'information à la sortie, ou par une note ou autre moyen explicatif.</p> <p><i>Note.</i> — X and Y may be replaced by appropriate indications of the representation of the information at the inputs and at the outputs respectively, or by means of a note or other explanation.</p>

- \* La barre inclinée a été adoptée comme étant une abréviation du symbole général de convertisseur (voir le symbole 1340 de la Publication 117-13 de la CEI: Symboles graphiques recommandés, Treizième partie: Symboles fonctionnels pour transmission et applications diverses).
- \* The slant bar has been adopted as representing an abbreviated form of the general symbol for a changer (see Symbol 1340 of IEC Publication 117-13, Recommended Graphical Symbols, Part 13: Block Symbols for Transmission and Miscellaneous applications).

#### 21b. Exemples

#### 21b. Examples

No.	Symbol Symbol	Légende Description
1648B		<p>Codeur parallèle-parallèle avec représentation en code binaire à 20 bits à l'entrée et représentation en code binaire décimal à 7 chiffres (28 bits) à la sortie.</p> <p>Parallel-to-parallel coder with a 20-bit binary code representation at the input and a 7-digit (28 bits) binary coded decimal representation at the output.</p>
1648C		<p>Codeur parallèle-parallèle avec représentation en code binaire à 4 bits à l'entrée et représentation en code binaire décimal à 2 chiffres (respectivement 1 et 4 bits) à la sortie.</p> <p>Parallel-to-parallel coder with a 4-bit binary code representation at the input and a 2-digit (1 and 4 bits respectively) binary coded decimal representation at the output.</p>

No.	Symbole Symbol	Légende Description
1648D		<p>Codeur parallèle-parallèle avec représentation en code binaire à 4 bits, dont seules les combinaisons de 0 à 9 inclus sont utilisées à l'entrée, et avec représentation en code 2, 4, 2, 1 décimal à 1 chiffre (4 bits) à la sortie.</p> <p>Parallel-to-parallel coder with a 4-bit binary code representation of which only the combinations 0 to 9 inclusive are used at the input and a 1-digit (4-bits) 2, 4, 2, 1 coded decimal representation at the output.</p>
1648E		<p>Codeur parallèle-parallèle avec représentation en code binaire à 4 bits, dont seules les combinaisons de 0 à 9 inclus sont utilisées à l'entrée, et avec représentation en code « 1 sur 10 » à 10 bits à la sortie.</p> <p>Parallel-to-parallel coder with a 4-bit binary code representation of which only the combinations 0 to 9 inclusive are used at the input and a 10-bit “1 out of 10” code representation at the output.</p> <p>Note. — <math>\binom{10}{1}</math> signifie « 1 sur 10 ».</p> <p>Note. — <math>\binom{10}{1}</math> stands for “1 out of 10”.</p>
1648F		<p>Codeur parallèle-parallèle avec représentation en code Gray à 4 bits à l'entrée, et représentation en code binaire à 4 bits à la sortie.</p> <p>Parallel-to-parallel coder with a 4-bit Gray code representation at the input and a 4-bit binary code representation at the output.</p>

21c. Relation entre entrées et sorties des codeurs


La relation entre entrées et sorties d'un codeur peut être explicitée de l'une des façons suivantes:

- a) Par une table. Le diagramme comportant le symbole doit aussi contenir soit la table de conversion, soit l'indication où la table se trouve. Les lettres X et Y doivent être remplacées par un renvoi à la table ou à la partie utilisable de la table en question.

21c. Relation between inputs and outputs of coders

The relation between inputs and outputs of coders can be indicated by means of:


- a) A table. The diagram containing the symbol must also contain either the table of correspondences or a statement as to where this table is to be found. The letters X and Y must each be replaced by a reference to the table or the applicable part of the table concerned.



A1	A2	A3	B1	B2	B3	$\Sigma A$	$\Sigma B$
0	0	0	1	0	0	0	4
0	0	1	0	0	0	1	0
0	1	0	0	1	0	ou	2
0	1	1	0	0	0	or	3
1	0	0	0	0	0	4	0
1	0	1	0	0	0	5	0
1	1	0	0	0	1	6	1
1	1	1	0	0	0	7	0

- b) En marquant les entrées par des lettres, et les sorties par des chiffres binaires qui indiqueront l'état des entrées pour lesquelles la sortie passe à l'état 1.

- b) By labelling the inputs with letters and the outputs with binary numbers representing the states of the inputs for which the output takes on the defined 1-state.




- c) En marquant chaque entrée par son décimal pondérant, et chaque sortie par un chiffre décimal ou par une liste de chiffres décimaux séparés par des virgules. Une sortie passe à l'état 1 si, et seulement

- c) By labelling each input with its decimal weighting and each output with a decimal number, or with a list of decimal numbers separated by commas. An output takes on the defined 1-state if, and only

si la somme des valeurs pondérées des entrées à l'état 1 est égale au chiffre qui figure dans l'indication de cette sortie.

if, the sum of the weights of the inputs assuming the defined 1-state equals a number appearing in the label of that output.



Note. — Si la notation de dépendance est appliquée en relation avec une de ces méthodes, le mode d'application doit permettre d'éviter toute ambiguïté.


Note. — If the dependency notation is applied in connection with one of these methods, the manner of application must be such as to prevent ambiguity.

#### Exemples

Représentation selon la règle donnée au point a) de l'article 21c.

#### Examples


Representation according to the rule given in Item a) of Clause 21c.



A1	A2	A3	B1	B2	B3	B4
0	0	0	1	0	0	0
—	0	1	0	0	0	0
0	1	0	0	1	0	0
—	1	1	0	0	0	1
1	0	—	0	0	0	0
1	1	0	0	0	1	0


Représentation selon la règle donnée au point b) de l'article 21c.

Representation according to the rule given in Item b) of Clause 21c.



Représentation selon la règle donnée au point c) de l'article 21c.

Representation according to the rule given in Item c) of Clause 21c.



21d. Sorties indépendantes d'une ou plusieurs entrées


Les codeurs peuvent avoir des sorties qui sont indépendantes d'une ou de plusieurs entrées. On peut marquer une telle entrée au moyen d'un trait d'union remplaçant le chiffre binaire représentant cette entrée à la sortie appropriée.

21e. Entrées groupées de codeurs

Sur un codeur où les entrées sont représentées séparées en plusieurs groupes, chaque groupe peut être associé à un nombre entre parenthèses afin d'indiquer le nombre particulier d'entrées de ce groupe, qui doivent être à l'état 1 à n'importe quel moment.

Exemple

Example

No.	Symbol Symbol	Légende Description
1648G		<p>Codeur avec entrées groupées, représenté selon la règle donnée au point c) de l'article 21c.</p> <p>Le code des entrées est le code décimal deux sur cinq.</p> <p>La sortie repérée 13 ne prend l'état 1 que lorsque les entrées 1, 2 et 00, 10 prennent l'état 1.</p> <p>La sortie repérée 32 ne prend l'état 1 que lorsque les entrées 0, 2 et 10, 20 prennent l'état 1.</p> <p>Coder with grouped inputs, shown according to the rule given in Item c) of Clause 21c.</p> <p>The input code is the two-out-of-five decimal code.</p> <p>The output labelled 13 takes on its defined 1-state only if the inputs labelled 1, 2 and 00, 10 take on their defined 1-states.</p> <p>The output labelled 32 takes on its defined 1-state only if the inputs labelled 0, 2 and 10, 20 take on their defined 1-states.</p>

21d. Outputs independent of one or more inputs

Coders may have outputs which are independent of one or more inputs. To indicate such an input, a hyphen may replace the binary digit representing this input at the relevant output label.

21e. Grouped inputs of coders

In a coder where inputs are shown separated into groups, each group may be shown associated with a number between parentheses to indicate the particular number of inputs in that group which may be expected to stand at their defined 1-state at any one time.

## Autres publications de la CEI préparées par le Comité d'Etudes N° 3

- 113: — Schémas, diagrammes, tableaux.  
 113-1 (1971) 1<sup>re</sup> partie: Définitions et classification.  
 113-2 (1971) 2<sup>e</sup> partie: Repérage d'identification des éléments.  
 113-3 (1974) 3<sup>e</sup> partie: Recommandations générales pour l'établissement des schémas.  
 113-4 (1975) 4<sup>e</sup> partie: Recommandations pour l'établissement des schémas des circuits.  
 113-5 (1975) 5<sup>e</sup> partie: Etablissement des schémas et tableaux des connexions extérieures.  
 113-6 (1976) 6<sup>e</sup> partie: Etablissement des schémas et tableaux des connexions intérieures.  
 117: — Symboles graphiques recommandés.  
 117-0 (1973) Partie 0: Index général.  
 117-1 (1960) 1<sup>re</sup> partie: Nature de courant, systèmes de distribution, modes de connexion et éléments de circuits.  
 1<sup>re</sup> édition (1960) comprenant les Modifications n° 1 (1966), n° 2 (1967) et n° 3 (1973).  
 117-1A (1976) Premier complément.  
 117-2 (1960) 2<sup>e</sup> partie: Machines, transformateurs, piles et accumulateurs, transducteurs et amplificateurs magnétiques, inductances.  
 1<sup>re</sup> édition (1960) comprenant les Modifications n° 1 (1966), n° 2 (1971), n° 3 (1973) et le premier complément (1974).  
 117-3 (1963) 3<sup>e</sup> partie: Contacts, appareillage, commandes mécaniques, démarreurs et éléments de relais électromécaniques.  
 1<sup>re</sup> édition (1963) comprenant la Modification n° 1 (1966). Modification n° 2 (1972).  
 Modification n° 3 (1973).  
 Modification n° 4 (1974).  
 117-3A (1970) Premier complément.  
 117-3B (1972) Deuxième complément.  
 117-4 (1963) 4<sup>e</sup> partie: Appareils de mesure et horloges électriques.  
 1<sup>re</sup> édition (1963) comprenant la Modification n° 1 (1971).  
 Modification n° 2 (1973).  
 Modification n° 3 (1974).  
 117-4A (1974) Premier complément.  
 117-5 (1963) 5<sup>e</sup> partie: Usines génératrices, sous-stations et postes, lignes de transport et de distribution.  
 1<sup>re</sup> édition (1963) comprenant la Modification n° 1 (1973).  
 117-6 (1964) 6<sup>e</sup> partie: Variabilité, exemples de résistances, éléments et exemples de tubes électroniques, soupapes et redresseurs.  
 1<sup>re</sup> édition (1964) comprenant la Modification n° 1 (1966), n° 2 (1967) et Modification n° 3 (1973).  
 117-6A (1976) Premier complément.  
 117-7 (1971) 7<sup>e</sup> partie: Dispositifs à semi-conducteurs, condensateurs.  
 117-8 (1967) 8<sup>e</sup> partie: Symboles pour schémas architecturaux.  
 117-9 (1968) 9<sup>e</sup> partie: Téléphonie, télégraphie et traducteurs;  
 117-9A (1969) Premier complément.  
 117-9B (1971) Deuxième complément.  
 117-9C (1976) Troisième complément.  
 117-10 (1968) 10<sup>e</sup> partie: Antennes, stations et postes radioélectriques.  
 117-10A (1969) Premier complément.  
 117-11 (1968) 11<sup>e</sup> partie: Technique des hyperfréquences.  
 Modification n° 1 (1976).  
 117-11A (1971) Premier complément.  
 117-12 (1968) 12<sup>e</sup> partie: Diagrammes de spectre de fréquences.  
 117-13 (1969) 13<sup>e</sup> partie: Symboles fonctionnels pour transmission et applications diverses.  
 117-13A (1971) Premier complément.  
 117-13B (1972) Deuxième complément.  
 117-13C (1974) Troisième complément.  
 117-13D (1976) Quatrième complément.  
 117-14 (1971) 14<sup>e</sup> partie: Lignes de télécommunications et accessoires.  
 117-14A (1974) Premier complément.  
 117-15 (1972) 15<sup>e</sup> partie: Opérateurs logiques binaires.  
 117-15A (1975) Premier complément.  
 117-16 (1972) 16<sup>e</sup> partie: Symboles pour tores de ferrite et matrices à mémoires magnétique.  
 416 (1972) Principes généraux pour l'établissement des symboles graphiques d'information.  
 417 (1973) Symboles graphiques utilisables sur le matériel. Index, relevé et compilation des feuilles individuelles.  
 417-A (1974) Premier complément.  
 417-B (1975) Deuxième complément.

## Other IEC publications prepared by Technical Committee No. 3

- 113: — Diagrams, charts, tables.  
 113-1 (1971) Part 1. Definitions and classification.  
 113-2 (1971) Part 2. Item designation.  
 113-3 (1974) Part 3. General recommendations for the preparation of diagrams.  
 113-4 (1975) Part 4. Recommendations for the preparation of circuit diagrams.  
 113-5 (1975) Part 5. Preparation of interconnection diagrams and tables.  
 113-6 (1976) Part 6. Preparation of unit wiring diagrams and tables.  
 117: — Recommended graphical symbols.  
 117-0 (1973) Part 0. General Index.  
 117-1 (1960) Part 1. Kind of current, distribution systems, methods of connection and circuit elements.  
 1<sup>re</sup> édition (1960) incorporating Amendments No. 1 (1966), No. 2 (1967) and No. 3 (1973).  
 117-1A (1976) First supplement.  
 117-2 (1960) Part 2. Machines, transformers, primary cells and accumulators, transductors and magnetic amplifiers, inductors.  
 1<sup>re</sup> édition (1960) incorporating Amendments No. 1 (1966), No. 2 (1971), No. 3 (1973) and the First supplement (1974).  
 117-3 (1963) Part 3. Contacts, switchgear, mechanical controls starters and elements of electromechanical relays.  
 1<sup>re</sup> édition (1963) incorporating Amendment No. 1 (1966).  
 Amendment No. 2 (1972).  
 Amendment No. 3 (1973).  
 Amendment No. 4 (1974).  
 117-3A (1970) First supplement.  
 117-3B (1972) Second supplement.  
 117-4 (1963) Part 4. Measuring instruments and electric clocks.  
 1<sup>re</sup> édition (1963) incorporating Amendment No. 1 (1971).  
 Amendment No. 2 (1973).  
 Amendment (No. 3 (1974).  
 117-4A (1974) First supplement.  
 117-5 (1963) Part 5. Generating stations and sub-stations, lines for transmission and distribution.  
 1<sup>re</sup> édition (1963) incorporating Amendment No. 1 (1973).  
 117-6 (1964) Part 6. Variability, examples of resistors elements and examples of electronic tubes, valves and rectifiers.  
 1<sup>re</sup> édition (1964) incorporating Amendments No. 1 (1966), No. 2 (1967) and No. 3 (1973).  
 117-6A (1976) First supplement.  
 117-7 (1971) Part 7. Semiconductor devices, capacitors.  
 117-8 (1967) Part 8. Symbols for architectural diagrams.  
 117-9 (1968) Part 9. Telephony, telegraphy and transducers.  
 117-9A (1969) First supplement.  
 117-9B (1971) Second supplement.  
 117-9C (1976) Third supplement.  
 117-10 (1968) Part 10. Aerials (antennas) and radio stations.  
 117-10A (1969) First supplement.  
 117-11 (1968) Part 11. Microwave technology.  
 Amendment No. 1 (1976).  
 117-11A (1971) First supplement.  
 117-12 (1968) Part 12. Frequency spectrum diagrams.  
 117-13 (1969) Part 13. Block symbols for transmission and miscellaneous applications.  
 117-13A (1971) First supplement.  
 117-13B (1972) Second supplement.  
 117-13C (1974) Third supplement.  
 117-13D (1976) Fourth supplement.  
 117-14 (1971) Part 14. Telecommunication lines and accessories.  
 117-14A (1974) First supplement.  
 117-15 (1972) Part 15. Binary logic elements.  
 117-15A (1975) First supplement.  
 117-16 (1972) Part 16. Symbols for ferrite cores and magnetic storage matrices.  
 416 (1972) General principles for the formulation of graphical symbols.  
 417 (1973) Graphical symbols for use on equipment, Index, survey and compilation of the single sheets.  
 417-A (1974) First supplement.  
 417-B (1975) Second supplement.

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE  
NORME DE LA CEI

INTERNATIONAL ELECTROTECHNICAL COMMISSION  
IEC STANDARD

Publication 117-15C  
1978


---

Troisième complément à la Publication 117-15 (1972)  
**Symboles graphiques recommandés**  
Quinzième partie: Opérateurs logiques binaires

---

Third supplement to Publication 117-15 (1972)  
**Recommended graphical symbols**  
Part 15: Binary logic elements

---



Droits de reproduction réservés — Copyright - all rights reserved

Bureau Central de la Commission Electrotechnique Internationale

1, rue de Varembé  
Genève, Suisse

## Révision de la présente publication

Le contenu technique des publications de la CEI est constamment revu par la Commission afin d'assurer qu'il reflète bien l'état actuel de la technique.

Les renseignements relatifs à ce travail de révision, à l'établissement des éditions révisées et aux mises à jour peuvent être obtenus auprès des Comités nationaux de la CEI et en consultant les documents ci-dessous:

- **Bulletin de la CEI**
- **Rapport d'activité de la CEI**  
Publié annuellement
- **Catalogue des publications de la CEI**  
Publié annuellement

## Terminologie

En ce qui concerne la terminologie générale, le lecteur se reporterà à la Publication 50 de la CEI: Vocabulaire Electrotechnique International (V.E.I.), qui est établie sous forme de chapitres séparés traitant chacun d'un sujet défini, l'Index général étant publié séparément. Des détails complets sur le V.E.I. peuvent être obtenus sur demande.

Les termes et définitions figurant dans la présente publication ont été soit repris du V.E.I., soit spécifiquement approuvés aux fins de cette publication.

## Symboles graphiques et littéraux

Pour les symboles graphiques, symboles littéraux et signes d'usage général approuvés par la CEI, le lecteur consultera:

- la Publication 27 de la CEI: Symboles littéraux à utiliser en électrotechnique ;
- la Publication 117 de la CEI: Symboles graphiques recommandés.

Les symboles et signes contenus dans la présente publication ont été soit repris des Publications 27 ou 117 de la CEI, soit spécifiquement approuvés aux fins de cette publication.

## Autres publications de la CEI établies par le même Comité d'Etudes

L'attention du lecteur est attirée sur la page 3 de la couverture, qui énumère les autres publications de la CEI préparées par le Comité d'Etudes qui a établi la présente publication.

## Revision of this publication

The technical content of IEC publications is kept under constant review by the IEC, thus ensuring that the content reflects current technology.

Information on the work of revision, the issue of revised editions and amendment sheets may be obtained from IEC National Committees and from the following IEC sources:

- **IEC Bulletin**
- **Report on IEC Activities**  
Published yearly
- **Catalogue of IEC Publications**  
Published yearly

## Terminology

For general terminology, readers are referred to IEC Publication 50: International Electrotechnical Vocabulary (I.E.V.) which is issued in the form of separate chapters each dealing with a specific field, the General Index being published as a separate booklet. Full details of the I.E.V. will be supplied on request.

The terms and definitions contained in the present publication have either been taken from the I.E.V. or have been specifically approved for the purpose of this publication.

## Graphical and letter symbols

For graphical symbols, and letter symbol, and signs approved by the IEC for general use, readers are referred to:

- IEC Publication 27: Letter symbols to be used in electrical technology ;
- IEC Publication 117: Recommended graphical symbols

The symbols and signs contained in the present publication have either been taken from IEC Publications 27 or 117, or have been specifically approved for the purpose of this publication.

## Other IEC publications prepared by the same Technical Committee

The attention of readers is drawn to the inside of the back cover, which lists other IEC publications issued by the Technical Committee which has prepared the present publication.

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE  
NORME DE LA CEI



INTERNATIONAL ELECTROTECHNICAL COMMISSION  
IEC STANDARD

Publication 117-15C  
1978


---

Troisième complément à la Publication 117-15 (1972)  
Symboles graphiques recommandés  
Quinzième partie: Opérateurs logiques binaires

---

Third supplement to Publication 117-15 (1972)  
Recommended graphical symbols  
Part 15: Binary logic elements

---



Droits de reproduction réservés — Copyright - all rights reserved

Aucune partie de cette publication ne peut être reproduite ni utilisée sous quelque forme que ce soit et par aucun procédé, électronique ou mécanique, y compris la photocopie et les microfilms, sans l'accord écrit de l'éditeur.

No part of this publication may be reproduced or utilized in any form or by any means, electronic or mechanical, including photocopying and microfilm, without permission in writing from the publisher.

Bureau Central de la Commission Electrotechnique Internationale

1, rue de Varembé  
Genève, Suisse

Price Fr. s. 20.—  
Prix

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE

Troisième complément à la Publication 117-15 (1972)  
SYMBOLES GRAPHIQUES RECOMMANDÉS  
Quinzième partie : Opérateurs logiques binaires

PRÉAMBULE

- 1) Les décisions ou accords officiels de la CEI en ce qui concerne les questions techniques, préparés par des Comités d'Etude, où sont représentés tous les Comités nationaux s'intéressant à ces questions, expriment dans la plus grande mesure possible un accord international sur les sujets examinés.
- 2) Ces décisions constituent des recommandations internationales et sont agréées comme telles par les Comités nationaux.
- 3) Dans le but d'encourager l'unification internationale, la CEI exprime le vœu que tous les Comités nationaux adoptent dans leurs règles nationales le texte de la recommandation de la CEI, dans la mesure où les conditions nationales le permettent. Toute divergence entre la recommandation de la CEI et la règle nationale correspondante doit, dans la mesure du possible, être indiquée en termes clairs dans cette dernière.

PRÉFACE

La présente norme a été établie par le Sous-Comité 3A: Symboles graphiques pour schémas, du Comité d'Etudes N° 3 de la CEI: Symboles graphiques.

Le premier projet fut discuté lors de la réunion tenue à La Haye en 1975.

A la suite de cette dernière réunion, un projet, document 3A(Bureau Central)62, fut soumis à l'approbation des Comités nationaux suivant la Règle des Six Mois en novembre 1975. Des modifications, document 3A(Bureau Central)80, furent soumises à l'approbation des Comités nationaux suivant la Procédure des Deux Mois en mars 1977.

Les pays suivants se sont prononcés explicitement en faveur de la publication:

Afrique du Sud (République d')	Israël
Allemagne	Japon
Autriche	Pays-Bas
Belgique	Portugal
Canada	Roumanie
Danemark	Royaume-Uni
Egypte	Suisse
Espagne	Turquie
Etats-Unis d'Amérique	Union des Républiques
Finlande	Socialistes Soviétiques
France	

Autre publication de la CEI citée dans la présente norme:

Publication n° 117-13: Symboles graphiques recommandés,  
Treizième partie: Symboles fonctionnels pour transmission et applications diverses.

INTERNATIONAL ELECTROTECHNICAL COMMISSION

Third supplement to Publication 117-15 (1972)  
RECOMMENDED GRAPHICAL SYMBOLS

Part 15 : Binary logic elements

FOREWORD

- 1) The formal decisions or agreements of the IEC on technical matters, prepared by Technical Committees on which all the National Committees having a special interest therein are represented, express, as nearly as possible, an international consensus of opinion on the subjects dealt with.
- 2) They have the form of recommendations for international use and they are accepted by the National Committees in that sense.
- 3) In order to promote international unification, the IEC expresses the wish that all National Committees should adopt the text of the IEC recommendation for their national rules in so far as national conditions will permit. Any divergence between the IEC recommendation and the corresponding national rules should, as far as possible, be clearly indicated in the latter.

PREFACE

This standard has been prepared by Sub-Committee 3A, Graphical Symbols for Diagrams, of IEC Technical Committee No. 3, Graphical Symbols.

The first draft was discussed at the meeting held in The Hague in 1975.

As a result of this latter meeting, a draft, Document 3A(Central Office)62, was submitted to the National Committees for approval under the Six Months' Rule in November 1975. Amendments, Document 3A(Central Office)80, were submitted to the National Committees for approval under the Two Months' Procedure in March 1977.

The following countries voted explicitly in favour of publication:

Austria	Portugal
Belgium	Romania
Canada	South Africa (Republic of)
Denmark	Spain
Egypt	Switzerland
Finland	Turkey
France	Union of Soviet
Germany	Socialist Republics
Israel	United Kingdom
Japan	United States of America
Netherlands	

*Other IEC publication quoted in this standard:*

Publication No. 117-13: Recommended Graphical Symbols.  
Part 13: Block Symbols for Transmission and Miscellaneous Applications.

Troisième complément  
à la Publication 117-15 (1972)  
**SYMBOLES GRAPHIQUES  
RECOMMANDÉS**

Quinzième partie :  
Opérateurs logiques binaires

Third supplement  
to Publication 117-15 (1972)  
**RECOMMENDED  
GRAPHICAL SYMBOLS**

Part 15 :  
Binary logic elements

Page 14 de la Publication 117-15A


Après l'article 28, ajouter les articles 28a, 28b et 28c suivants:

28a. Dépendance ADRESSE

28a.1 *Explication*

On utilise la dépendance ADRESSE pour obtenir une claire représentation d'opérateurs tels que les mémoires, qui utilisent une commande des entrées par « adresses » pour sélectionner des sections spécifiées d'un groupement multidirectionnel. L'objet de la dépendance ADRESSE est de permettre la présentation symbolique sous forme générale d'une seule des sections du groupement.

Le symbole spécifique pour la dépendance ADRESSE est la lettre A.



Page 14 of Publication 117-15A


After Clause 28, add the following Clauses 28a, 28b and 28c:

28a. ADDRESS-dependency

28a.1 *Explanation*

ADDRESS-dependency is used to obtain a clear representation of those elements, particularly memories, which use address control inputs to select specified sections of a multi-dimensional array. The purpose of ADDRESS-dependency is to allow a symbolic presentation of only a single general case of the sections of the array, rather than requiring a symbolic presentation of the entire array.

The symbol denoting ADDRESS-dependency is the letter A.



La dépendance ADRESSE permet de représenter par le symbole figuré à gauche de la figure ci-dessus l'ensemble dessiné à droite qui apparaît ici uniquement pour illustrer la division en sections.

La règle générale d'emploi une seule fois du même chiffre pour les identifications de dépendance ne joue pas pour les symboles alphanumériques des « adresses » du fait du caractère particulier de cette dépendance où la lettre A tient lieu d'un ensemble numérique d'identification.

Si une entrée A influençant une section particulière d'un groupement est à l'état 1, dans cette section:

- toutes les entrées influencées par cette entrée A contribuent normalement à la fonction de l'opérateur;
- toutes les sorties influencées par cette entrée A sont validées, si aucune autre entrée n'exerce une influence contradictoire prépondérante.

Si plusieurs sections sont simultanément sélectionnées par des entrées A tenant l'état 1, les sorties, respectivement correspondantes dans ces sections, sont liées entre elles par une relation OU.

Si une entrée A influençant une section particulière d'un groupement est à l'état 0, dans cette section:

- toutes les entrées influencées par cette entrée A n'ont aucun effet sur la fonction de l'opérateur;
- toutes les sorties influencées par cette entrée A sont maintenues à l'état 0.

L'effet d'inhibition d'une entrée A tenant l'état 0 a une préséance sur ceux de dépendance de COMMANDE (définie par C), de dépendance ET (définie par G) et de dépendance OU (définie par V).

S'il y a plusieurs séries d'entrées « adresses » pour permettre des accès indépendants, éventuellement simultanés à des sections d'un groupement, les symboles spécifiques de ces adresses sont 1A, 2A, ... au lieu de A (voir, par exemple, le symbole 1656).

ADDRESS-dependency allows the symbol on the left to depict the drawing on the right, which appears here only to illustrate the division into sections (see figure above).

A stands for the complete group of identifying numbers. Hence the general rule for uniqueness of identifying numbers of dependency notation does not affect the assignment of address numbers.

If an A-input affecting a particular section of an array stands at its defined 1-state, then for that section:

- all inputs affected by this A-input have their normally defined effect on the function of the element, and
- all outputs affected by this A-input are enabled, providing that no other inputs have an overriding and contradicting effect.

If several sections are simultaneously selected by A-inputs standing at their defined 1-states, then the corresponding outputs of the selected sections stand in an OR-relation to each other.

If an A-input affecting a particular section of an array stands at its 0-state, then for that section:



- all inputs affected by this A-input have no effect on the function of the element, and
- all outputs affected by this A-input stand at their 0-state.



The inhibiting effect of an A-input standing at its 0-state takes precedence over the effect of any CONTROL-dependency (denoted by C), AND-dependency (denoted by G) or OR-dependency (denoted by V).

If there are several sets of address inputs for the purpose of independent and possibly simultaneous access to sections of the array, then the letter A is modified to 1A, 2A, ... (see e.g. symbol 1656).

28a.2 Exemples

28a.2 Examples

No.	Symbol Symbole	Légende Description
1654		Mémoire à 3 adresses de 4 bits (symbole d'un groupement présentant 3 sections). 3 address—4 bit memory (symbol for a device with 3 sections).
1655		Mémoire à 256 adresses de 4 bits (symbole d'un groupement présentant 256 sections). 256 address—4 bit memory (symbol for a device with 256 sections).  <i>Note.</i> — La méthode d'indication du décodage des entrées d'adresse constitue un exemple qui peut être également utilisé pour d'autres types d'entrées de commande décodées.  <i>Note.</i> — The method of indicating the decoded address inputs in the example may also be used for other types of decoded gating inputs.


No.	Symbol Symbol	Légende Description
1656		<p>Mémoire à 8 adresses de 4 bits avec sélections indépendantes des adresses pour écriture et pour lecture.</p> <p>Les entrées a, b et c sélectionnent les adresses des entrées de données.</p> <p>Les entrées d, e et f sélectionnent les adresses des sorties.</p> <p>8 address—4 bit memory with independent address selection for writing and for reading.</p> <p>Inputs a, b and c select the data input address.</p> <p>Inputs d, e and f select the address for the output.</p>
1657		<p>Mémoire à lecture seule organisée à 3 adresses de 4 bits, avec validation des sorties.</p> <p>3 address—4 bit read only memory with gated outputs.</p>

28b. Extension des applications de la notation de dépendance      28b. Extension of the use of dependency notation



28b.1 Entrée ou sortie assurant plus d'une fonction

Pour simplifier la représentation d'une entrée ou d'une sortie qui assure plusieurs fonctions, les symboles distinctifs de chacune d'elles, sont inscrits séparés par une barre inclinée. Cette forme abrégée est placée à l'intérieur du cadre, en face de la ligne de l'entrée ou de la sortie intéressée. Aucune signification n'est attachée à l'ordre d'inscription de ces symboles.

*Exemples d'application:*



*Examples of application:*





28c. Commutateurs complexes

28c. Cross-connected switch

No.	Symbol Symbol	Légende Description
1658		<p>Commutateur complexe. <i>Symbol général.</i></p> <p>Cross-connected switch. <i>General symbol.</i></p> <p>La représentation des commandes de commutation nécessite une application particulière de la notation de dépendance (voir exemple). Representation of the control of the switch requires a particular application of dependency notation (see example).</p>

28c.1 Exemple

28c.1 Example

No.	Symbol Symbol	Légende Description
1659		<p>Dispositif de commutation complexe.</p> <p>Lorsque dans un commutateur complexe une entrée de commande portant deux marques séparées par une barre inclinée est à l'état 1, l'entrée liée à la première marque est connectée à la sortie liée à la seconde marque. Plus d'une voie de connexion peuvent être réalisées simultanément.</p> <p>Cross-connected switching arrangement.</p> <p>If in a cross-connected switch a multiple gating input, having two G-labels separated by a “/”, stands at its defined 1-state, the input labelled by the first numeral is connected to the output labelled by the second numeral. More than one connection path may be operated simultaneously.</p> <p>Schéma explicatif: Explanatory diagram:</p>  <p><i>Note.</i> — Si plusieurs entrées sont connectées à une seule sortie, elles sont liées par une relation OU. Hors ce cas il n'y a pas de relation entre les entrées.</p> <p><i>Note.</i> — If two or more data inputs are connected to one output, then they stand in an OR-relation. Otherwise there is no relation between the several data inputs.</p>

Page 18 de la Publication 117-15A





Page 18 of Publication 117-15A



Après l'article 32, ajouter l'article 32a suivant:

After Clause 32, add the following Clause 32a:

32a. Opérateurs astables de commande synchrone

32a. Synchronously controlled astable elements

No.	Symbol Symbol	Légende Description
1742		<p>Opérateur astable avec synchronisation du démarrage.</p> <p>La sortie démarre par un créneau complet quand l'entrée passe à l'état 1.</p> <p>Synchronously starting astable element.</p> <p>The output starts with a complete pulse when the input takes on its defined 1-state.</p> <p>Entrée Input 1 Sortie Output 0</p> <p>Entrée Input 1 Sortie Output 0</p> 
1743		<p>Opérateur astable avec synchronisation de l'arrêt sur la fin d'un créneau.</p> <p>Quand l'entrée retourne à l'état 0, la sortie retourne à l'état 0 après avoir effectué un créneau complet.</p> <p>Astable element synchronously stopping after completing the last pulse.</p> <p>When the input returns to its 0-state, the output completes its final pulse and then remains at its 0-state.</p> <p>Entrée Input 1 Sortie Output 0</p> <p>Entrée Input 1 Sortie Output 0</p> 

No.	Symbol Symbol	Légende Description
1744		<p>Opérateur astable avec synchronisation du démarrage et de l'arrêt. Synchronously starting and stopping astable element.</p> <p>Entrée Input 1 0</p> <p>Sortie Output 1 0</p>  <p>Note concernant les symboles 1742, 1743 et 1744: La lettre G est le symbole distinctif d'un générateur. Si la forme d'onde est évidente, le symbole additionnel  peut être supprimé.</p> <p>Note to symbols 1742, 1743 and 1744: In these symbols the G is the qualifying symbol for generator. If the waveform is evident, these symbols may be shown without the additional symbol .</p>

#### Page 20 de la Publication 117-15A

Après l'article 34, ajouter l'article 34a suivant:

34a. Opérateur commun de sortie

#### Explication

Dans un groupement d'opérateurs interdépendants certaines sorties sont propres à un seul d'entre eux, très souvent d'autres sorties (appelées sorties communes) dépendent de plusieurs de ces opérateurs. Les sorties communes sont celles d'un opérateur séparé, appelé *opérateur commun de sortie*.

Les opérateurs communs de sortie peuvent être placés à l'une des extrémités du groupement, séparés de celui-ci par un double trait comme indiqué en symbole 1751A. Si un symbole des commandes communes est utilisé, des opérateurs communs de sortie peuvent également être placés à l'intérieur de ce symbole des commandes communes.

#### Page 20 of Publication 117-15A

After Clause 34, add the following Clause 34a:

34a. Common output element

#### Explanation

In an array of related elements it often occurs that some outputs are individual to one element, and other outputs (called common outputs) depend on more than one element. Common outputs are represented as outputs of separate element symbols called *common output elements*.


Common output elements may be placed at one end of the array separated from the array by a double line as shown in symbol 1751A. If a common control block is used, common output elements may also be placed inside the common control block.

Les entrées d'un opérateur commun de sortie sont réputées être:

- tout ou partie des sorties du groupement. Dans le cas où les sorties non complémentées du groupement ne constituent pas exactement les entrées d'un opérateur commun de sortie, on utilise la notation de dépendance pour spécifier celles des sorties qui constituent les entrées de l'opérateur commun de sortie;
- toutes entrées explicitement spécifiées par la notation de dépendance.

The inputs of a common output element are considered to be:

- all or some outputs of the array. In the case that not all non-negated outputs of an array are inputs of a common output element, dependency notation is used to show which outputs are considered to be inputs of a common output element;
- any inputs explicitly shown or indicated by dependency notation.

No.	Symbol Symbol	Légende Description
1751A		Deux opérateurs communs de sortie associés à un groupement d'opérateurs. Two common output elements attached to an array.

Si un symbole des commandes communes est utilisé, tout opérateur commun de sortie peut être placé:




- soit à l'intérieur du symbole des commandes communes,
- soit à l'extrémité opposée du groupement.


If a common control block is used, all common output elements must be placed:

- either inside the common control block,
- or at the end of the array opposite the common control block.

34a.1 Exemples

34a.1 Examples

No.	Symbol Symbol	Légende Description
1751B		<p>Groupement d'opérateurs d'imparité représenté avec opérateur commun de sortie.</p> <p>Example of an odd parity generator using a common output element.</p> <p>Schéma explicatif:</p> <p>Explanatory diagram:</p> 
1751C		<p>Registre à décalage à chargement série et sorties parallèles avec opérateur commun d'indication de zéro.</p> <p>Serial in and parallel out shift register with common output for the empty condition.</p>

No.	Symbol Symbol	Légende Description
1751D		<p>Compteur-décompteur avec opérateur commun donnant les retenues.</p> <p>Bidirectional counter with common outputs for carry and borrow.</p> <p><i>Note.</i> — <math>\alpha</math> et <math>\beta</math> sont utilisés dans la notation de dépendance pour éviter une confusion avec les chiffres décimaux 00 ... 15.</p> <p><i>Note.</i> — <math>\alpha</math> and <math>\beta</math> are used in the dependency notation to avoid confusion with the decimal numbers 00 ... 15.</p>

Page 25 de la Publication 117-15A

Page 25 of Publication 117-15A

Après le symbole 1763, ajouter la section suivante: After symbol 1763, add the following section:

SECTION C — CONVERTISSEUR DE NIVEAU DE SIGNAL  
SECTION C — SIGNAL LEVEL CONVERTER

No.	Symbol Symbol	Légende Description
1648H	Utiliser le symbole 1648A Use symbol 1648A	Convertisseur de niveau de signal. Les références de niveau de signal peuvent être écrites à l'intérieur du rectangle et doivent remplacer X et Y s'il y a le risque de confusion avec le codeur. Signal level converter. The level references may be shown inside the symbol and shall replace X and Y if confusion with the coder can arise. <i>Note.</i> — Ce symbole est dérivé, pour applications logiques, du symbole 1340 de la Publication 117-13. <i>Note.</i> — This symbol is derived for logic applications from symbol 1340 of Publication 117-13.