

Itautec

Documentação de Produto

CÓDIGO DO DOCUMENTO	REVISÃO
08693-02-006	
DATA	FL
18.10.85	01/07

OBJETO

PCI MONT. Rack - ON 8035

PROJETO

Itautec

APROVAÇÃO

José Luis de Rosa Santos

DATA

18.12.85

OBSERVAÇÕES

Reprodução Proibida

			/	/
			/	/
			/	/

OBJETO

PCI Mont Rack - CPU 8085

Itautec

D. PLACA CPU

Esta placa reúne os elementos necessários à formação do processador usado para controlar os eventos e rotinas de operação do concentrador.

Inclui: . CPU - 8085 A
 . I/O Port - 8212
 . Bus Driver - 8216

Estes três chips formam o processador (CPU, demultiplexador de bus de endereços e drivers do bus de dados) no mesmo modo que na CPU do terminal caixa.

Na parte dos contadores foi mantida a compatibilidade com a CPU do Terminal Caixa, acrescentando-se a possibilidade de geração de clock interno desde 50 Hz até 9600 Hz e ou desde 50 x 64 Hz até 9600 x 64 Hz.

A parte de comunicação síncrona-assíncrona foi mantida funcionalmente a mesma da outra CPU, com um CI 8251A, porém com conversores RS232-TTL e TTL-RS232 integrados (MC1488 e MC1489), para interface dos dados (TxD e RxD) e sinais de hand shake (DSR, RTS, DTR e CTS).

O clock gerado internamente pode ser usado na USART da placa, bem como ser usado externamente em níveis RS232 ou TTL.

Foram colocados três LED's na placa; dois para sinalizar a passagem de dados (um para TxD e outro para RxD) e o outro para indicar a condição de RESET da CPU.

Foi prevista ainda a possibilidade de colocação de uma chave tipo push-button na própria placa para "resetar" o sistema.

OBJETO

PCI Mont. Rack CPU 8085

Itautec


Caso esta chave não seja instalada, o led RESET nunca acenderá.
Esta placa segue o bus ~~bus~~ e tem um conector auxiliar de dez
contatos para os sinais do conector RS232 e outro de três contatos
para chave de RESET.

Reprodução Proibida

1. Descrições

. Dip-Switch's

Existem dois Dip's de 8 chaves localizados lado a lado que determina, a velocidade de comunicação com o computador (TCU IBM 3705) e ficam do lado do 8085A.




Obs.: A velocidade é determinada pelo acionamento de apenas duas chaves de cada vez, correspondentes à velocidade desejada. As outras chaves devem ficar na posição OFF ou DESLIGADA.

Quando a opção de ligação ao computador for através de modems, são estes que determinam a velocidade de comunicação através de "strap's" internos aos mesmos.

Neste caso, todas as chaves dos Dip's acima descritos devem ficar na posição OFF ou DESLIGADA.

Quando a opção for ligação direta, o I2012 é quem fornece a frequência de sincronismo e aí é usamos os Dip's para determinação da mesma.

O outro Dip-Switch tem 6 chaves e está localizado ao lado da 8251A.



Este configura a opção de ligação 12012 Computador (chaves 3-4-5-6) em via-modem e computador direto.

Também coloca a placa em "Free-Run" para manutenção através de Análise de Assinaturas (chaves 1-2).

Jumper's

- J₁ - INT 7,5
- J₂ - INTERRUPÇÃO DA 8251A
- J₃ - CONECTOR TXD
- J₄ - CONECTOR RXD
- J₅ - PINO DTR 8251A
- J₆ - CONECTOR RX CLOCK
- J₇ - INT 6,5
- J₈ - CONECTOR SID
- J₉ - CONECTOR SOD
- J₁₀ - CLOCK DA 8251A
- J₁₁ - CLOCK PARA BUS
- J₁₂ - CLOCK INTERNO: TXC = RXC
- J₁₃ - PINO TXD 8251A
- J₁₄ - PINO RXD 8251A
- J₁₅ - PINO CTS

Segue cópia do fotolito desta placa com todos os jumper's assinalados para o produto I2012.

Itautec

Diagrama de bloco do sistema de hardware do computador, mostrando a conexão entre o processador, a interface serial/paralela, os buffers de endereços e dados, e os circuitos de interrupção e geração de sinais de controle.

Componentes e Conexões:

- UNIDADE CENTRAL DE PROCESSAMENTO 8085:** Recebe o sinal de **CRISTAL 6,144 MHz** e o sinal de **RESET**. Gera o sinal de **CLK** para os **CÍRCULOS DIVISORES DE FREQUENCIA** e o sinal de **INT 75** para o **CIRCUITO GERAÇÃO SINAIS DE CONTRÔLE**.
- CIRCUITO INTERRUPTUÇAO 7406:** Recebe o sinal de **INT 65** e o sinal de **INT 55** da interface serial/paralela.
- INTERFACE SERIAL / PARALELA 8251:** Recebe o sinal de **INT 55** da unidade central de processamento. Gera o sinal de **INT 65** para o circuito de interrupção. Gera o sinal de **INT 75** para o circuito de geração de sinais de controle.
- INTERFACE CONVERSORA TTL LOOP CORRENTE:** Recebe o sinal de **MODEM PARA COMPUTADOR** e o sinal de **INT 65** da interface serial/paralela.
- INTERFACE CONVERSORA TTL RS232C MC1488, MC 1489:** Recebe o sinal de **MODEM PARA COMPUTADOR** e o sinal de **INT 65** da interface serial/paralela.
- BUFFERS DE ENDEREÇOS 8212 (x2):** Recebe o sinal de **INT 55** da unidade central de processamento.
- BUFFERS DE DADOS 8216 (x2):** Recebe o sinal de **INT 55** da unidade central de processamento.
- CIRCUITO GERAÇÃO SINAIS DE CONTRÔLE 7400, 7404:** Recebe o sinal de **INT 75** da unidade central de processamento.
- CÍRCULOS DIVISORES DE FREQUENCIA 7490, 7492, 7493 (3x), 7404, 7474:** Recebe o sinal de **CLK** da unidade central de processamento.

Sinais de Controle:

- VIA DE CONTRÔLE:** Sinal de controle para a interface serial/paralela.
- VIA DE ENDEREÇOS:** Sinal de endereço para a interface serial/paralela.
- VIA DE DADOS:** Sinal de dados para a interface serial/paralela.