



PAC16 LB - CI 81

NOV

$$\overline{O1} = \overline{D3} \cdot \overline{D4} = \text{PARID} \cdot \overline{\text{DIR}}$$



ou




NON # CI 81 PIN. 19 #


Bit Nov para a checagem da paridade. Em qualquer operação de escrita este bit é sempre "1" (pois DIR=1). Na leitura, seu valor corresponde ao bit de paridade (PARID), gravado no novo CI de memória do banco, invertido.

# Referencia

PAL 16L8 - CI 81



$\overline{O1} = \overline{I3} \cdot \overline{O4} = (\text{PARID}) \cdot (\text{DIR}) = \text{NOV}$



PARID	DIR	NOV
0	0	0
0	1	0
1	0	1
1	1	0

NOV \* CI 81 PW.19#

Bit nove para a checagem da paridade. Em qualquer operação de escrita este bit é sempre 1 (pois DIR=1). Na leitura, seu valor corresponde ao bit de paridade (PARID) invertido, gravado no novo CI de memória do banco.

$$\overline{\text{PARID}} + \text{DIR} = \text{NOV}$$



0 0 0

0 1 0

1 0 1

1 1 0

PARID	DIR	NOV
-	1	-

74 X 280

Nº ENT. EM AUTO (de Aa I)	SAÍDAS ΣΕΙΡΕΝ	2000 ΣΟΥΟ
0, 2, 4, 6, 8	H	L
1, 3, 5, 7, 9	L	H

Se  $\left[ \text{NOV} = \text{PAR10}, \overline{\text{DIR}} \right] \Rightarrow \text{qdo, WR} \quad \text{NOV} = 1 \quad \therefore \text{DIR} = 1$

$$\textcircled{1} \text{ DADO} = 554 = \phi_1\phi_1\phi_1\phi_1$$

Na escrita: N° de entradas em "1" = 5 i.e.  $\Sigma 000 = "1"$

Na literaturze o błędach:  $\text{byte: } \emptyset \{10101010\} \cdot$   
 $\text{Parity: } 1 \Rightarrow \text{NBB} = \emptyset \Rightarrow \sum \text{odd} = \emptyset \Leftrightarrow \text{QL} = \emptyset \Leftrightarrow \text{-10check} = 1$

Na leitura c/ erro: byte:  $\emptyset 1 \ 1 \ 1 \emptyset 1 \emptyset$  }  
 $\sum \text{ODD} = L \Leftrightarrow Q_L = L$  (4DIR)  $\Leftrightarrow 1001001 =$   
 $\therefore \text{PAR10DE}$

$$\textcircled{2} \text{ DDDO} = 574 = 81010111$$

Na escuta:  $N^{\circ}$  entre em "L" = 6  $\therefore \Sigma ODD = \emptyset$


Na leitura s/ erro: byte =  $\{0, 1, 0, 1, 1, 1, 1\}$   $\Rightarrow \Sigma 00D = \emptyset \Leftrightarrow QL = \emptyset$  (1 bte)  $\Leftrightarrow -10CHCK = 1$   
 PAR10 =  $\emptyset \Rightarrow NOV = 1$

Na leitura c/ erro: byte = \$10111111 }  $\Rightarrow \Sigma ODD = 1 \Leftrightarrow Q_L = 1$  (4 DIR)  $\Leftrightarrow 10CHCR = 1$   
 $PAR10 = \emptyset \Rightarrow NOV = 1$   $\therefore$  PAR10ADE

PAL 16L8 - CI 81

$\overline{WE\phi}$

$$\begin{aligned} \overline{O2} &= \overline{I_1} \cdot \overline{I_6} \cdot \overline{I_7} \cdot \overline{I_8} \cdot \overline{I_{10}} \cdot \overline{I_{11}} + \overline{I_1} \cdot \overline{I_5} \cdot \overline{I_6} \cdot \overline{I_7} \cdot \overline{I_8} \cdot \overline{I_{10}} \cdot \overline{I_{11}} = \\ &= (\overline{CSEPROM2}) \cdot (-DACK\phi) \cdot (\overline{EGA}) \cdot (\overline{CSEPROM1}) \cdot (\overline{DHEMW}) \cdot RAS + \\ &+ (\overline{CSEPROM2}) \cdot (\overline{JEGA}) \cdot (-DACK\phi) \cdot (\overline{EGA}) \cdot (\overline{CSEPROM1}) \cdot (\overline{DHEMW}) \cdot RAS = \overline{WE\phi} \end{aligned}$$



-DACKφ → REFRESH.
JEGA
∅ → ~EGA
1 → +EGA

$\overline{WE\phi} \neq CI 81 \text{ PW. 18#}$

Sinal que, quando em baixo, habilita a escrita nos 4 primeiros bancos de memória (bancos 0 a 3). A seleção do banco específico é feita através das linhas de RAS e CAS. O sinal é mantido em alto quando do endereçamento das áreas destinadas às EPROMs e da área de EGA (quando da existência da placa EGA).


PAL 16L8 - C181

$\overline{WE1}$

$$\overline{O3} = \overline{I1} \cdot \overline{I6} \cdot \overline{I7} \cdot \overline{I8} \cdot \overline{I10} \cdot \overline{I11} + \overline{I1} \cdot \overline{I5} \cdot \overline{I6} \cdot \overline{I7} \cdot \overline{I8} \cdot \overline{I10} \cdot \overline{I11} =$$

$$= (\overline{CSEEPROM2}) \cdot (\overline{-DACK0}) \cdot (\overline{EGA}) \cdot (\overline{CSEEPROM1}) \cdot (\overline{DNEMW}) \cdot RAB +$$

$$+ (\overline{CSEEPROM2}) \cdot (\overline{-EGA}) \cdot (\overline{-DACK0}) \cdot (\overline{EGA}) \cdot (\overline{CSEEPROM1}) \cdot (\overline{DNEMW}) \cdot RAB = \overline{WE1}$$



$\overline{WE1} \neq CI81 \text{ PIN.17} \neq$

(id.  $\overline{WE0}$ , el a seguinte alteração:)


" 4 outros bancos de memória (bancos 4 a 7).

H

PAL 16L8 - CI81

DIR

$$\overline{O_4} = (I_1 \cdot I_6 \cdot I_7 \cdot I_8 \cdot \overline{I_9} \cdot I_{11} + I_1 \cdot \overline{I_5} \cdot I_6 \cdot \overline{I_7} \cdot I_8 \cdot \overline{I_9} \cdot I_{11}) = \\ = (\overline{\text{CSEPROM2}}) \cdot (\overline{-\text{DACK}\phi}) \cdot (\text{EGA}) \cdot (\overline{\text{CSEPROM1}}) \cdot (\overline{\text{DMEMR}}) \cdot \text{RAB} + \\ + (\overline{\text{CSEPROM2}}) \cdot (\overline{\text{JEGA}}) \cdot (\overline{-\text{DACK}\phi}) \cdot (\overline{\text{EGA}}) \cdot (\overline{\text{CSEPROM1}}) \cdot (\overline{\text{DMEMR}}) \cdot \text{RAB} = \text{DIR}$$




DIR # CI81 PIN.16 #

sinal que tem por finalidade adequar a direção do buffer (bidirecional) de dados (CI88) ao tipo de operações (leitura ou escrita) em execução. Este é o buffer de interface com os bancos de memórias.

INDEL

$$\begin{aligned}\overline{O5} = & \overline{I1} \cdot \dots \cdot \overline{I6} \cdot \overline{I7} \cdot \overline{I8} \cdot \overline{I9} \cdot \overline{I11} + \\ & + \overline{I1} \cdot \overline{I5} \cdot \overline{I6} \cdot \overline{I7} \cdot \overline{I8} \cdot \overline{I9} \cdot \overline{I11} + \\ & + \overline{I1} \cdot \overline{I6} \cdot \overline{I7} \cdot \overline{I8} \cdot \overline{I10} \cdot \overline{I11} + \\ & + \overline{I1} \cdot \overline{I5} \cdot \overline{I6} \cdot \overline{I7} \cdot \overline{I8} \cdot \overline{I10} \cdot \overline{I11} =\end{aligned}$$

$$\begin{aligned}& = (\overline{\text{CSEPROM2}}) \cdot \dots \cdot (\overline{-\text{DACK}\emptyset}) \cdot \overline{\text{EGA}} \cdot (\overline{\text{CSEPROM1}}) \cdot (\overline{\text{DMEMR}}) \cdot \overline{\text{RAB}} \\ & + (\overline{\text{CSEPROM2}}) \cdot \overline{\text{JEGA}} \cdot (\overline{-\text{DACK}\emptyset}) \cdot \overline{\text{EGA}} \cdot (\overline{\text{CSEPROM1}}) \cdot (\overline{\text{DMEMR}}) \cdot \overline{\text{RAB}} \\ & + (\overline{\text{CSEPROM2}}) \cdot \dots \cdot (\overline{-\text{DACK}\emptyset}) \cdot \overline{\text{EGA}} \cdot (\overline{\text{CSEPROM1}}) \cdot \overline{(\text{DMEMW})} \cdot \overline{\text{RAB}} \\ & + (\overline{\text{CSEPROM2}}) \cdot \overline{\text{JEGA}} \cdot (\overline{-\text{DACK}\emptyset}) \cdot \overline{\text{EGA}} \cdot (\overline{\text{CSEPROM1}}) \cdot \overline{(\text{DMEMW})} \cdot \overline{\text{RAB}}\end{aligned}$$



INDEL# CI81 PIN.15#

Sinal, ativo em baixo, que habilita o buffer bidirecional de interface com as RAM's.

Este sinal é ativado quando houver uma operação de leitura ou escrita em área não correspondente ao EGA ou em área EGA (quando não existe a placa EGA). O oitavo bit dos Registradores de Página controla a habilitação deste sinal (através da linha R48).

PAL 16L8 - CI 81

-10CHCK

$$\overline{Q_6} = I_4 = Q_L \Rightarrow -10CHCK = \overline{Q_L}$$

$Q_L$    $-10CHCK$

$-10CHCK \neq CI 81 \cdot PIN 12 \neq$   
# BARRAMENTO A1  $\neq$

sinal, ativo em baixo, que indica erro de paridade em RAM dinâmica. Correspondente a  $Q_L$  invertido.