




CS2

$$\overline{01} = \overline{14}, \overline{15}, \overline{19}, \overline{110}, \overline{111} =$$

$$= \text{COMP2} \cdot \overline{(\text{+AEN})} \cdot \text{DA3} \cdot \overline{\text{DA8}} \cdot \text{DA9}$$

[illegible]

Secundar (2003)

020X → 02FX
Down

CS2 # CI 78 PIN. 19#


$\overline{CSJ2} \neq J1 \neq$

Sinal, ativo em baixo, de habilitação (para programação ou leitura de status) do canal de comunicação secundário (Sinal 4 para o endereço Ø2EXH e Sinal 2 para o endereço Ø2FXH).

PAL16L8A - C278.

$\overline{CS1}$

$$\overline{O2} = \overline{I4} \cdot \overline{I5} \cdot \overline{I9} \cdot \overline{I10} \cdot \overline{I11} = \text{COMP2} \cdot \overline{+AEN} \cdot DA3 \cdot DA8 \cdot DA9$$



15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X	X	X	X	X	X	1	1	X	X	X	X	1	X	X	X
		X				3	7			X		8	a	F	

$\overline{CS1} \neq \text{CI78 PIN.18}$

$\overline{CS1} \neq J2$

Sinal, ativo em baixo, de habilitação (para programação ou leitura de status) do canal de comunicação primário (Serial 3 para o endereço 02EXH e Serial 4 para o endereço 02FXH).


PAL 16L84 - CI78

MAP

$$\overline{OB} = \overline{I1} \cdot \overline{I3} \cdot \overline{I5} \cdot \overline{I6} \cdot \overline{I7} \cdot \overline{I8} \cdot \overline{I9} \cdot \overline{I10} \cdot \overline{I11} \cdot \overline{I12} \cdot \overline{I13} =$$

$$= (\overline{D10W}) \cdot \overline{COMP1} \cdot (\overline{+AEN}) \cdot \overline{DA0} \cdot \overline{DA1} \cdot \overline{DA2} \cdot \overline{DA3} \cdot \overline{DA8} \cdot \overline{DA9} \cdot \overline{DA14} \cdot \overline{DA15}$$

MAP =



15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	x	x	x	x	1	1	x	x	x	x	1	0	0	1
	8				3										
	9				7			0	a	F				9	
	A				F										
	B														

MAP ≠ CI78 PIN. 17 ≠

Sinal, ativo na borda de subida, que seleciona um grupo de registradores, dentre quatro, que definirá o mapeamento. O sinal é ativado através de uma operação de escrita no endereço 8319H.

PAL 16L8A


- CI 78

CHAV

$$\overline{O4} = \overline{I1} \cdot \overline{I3} \cdot \overline{I5} \cdot \overline{I6} \cdot \overline{I7} \cdot \overline{I8} \cdot \overline{I9} \cdot \overline{I10} \cdot \overline{I11} \cdot \overline{I12} \cdot \overline{I13} =$$

$$= (\overline{DIOW}) \cdot \overline{COMPL} \cdot (\overline{+AEN}) \cdot DA0 \cdot \overline{DA1} \cdot \overline{DA2} \cdot DA3 \cdot DA8 \cdot DA9 \cdot DA14 \cdot DA15 =$$

$$CHAV = (\overline{DIOW}) \cdot \overline{COMPL} \cdot (\overline{+AEN}) \cdot DA0 \cdot \overline{DA1} \cdot \overline{DA2} \cdot DA3 \cdot DA8 \cdot DA9 \cdot DA14 \cdot DA15$$



15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	X	X	X	X	1	1	X	X	X	X	1	0	0	1
X { C D E F }				X { 3 7 B F }				X { 0 F a }				9			
C319															


CHAV ≠ CI 78 PIN. 16 ≠

Sinal de clock para mapeamento de EPROM em RAM.
O mapeamento é feito através do sinal CHAVLAT, programado através do bit 0 no endereço C319H.

PAL 16 LBA - CI 78

X2189

$$\begin{aligned} \overline{O5} &= \overline{I3} \cdot \overline{I7} \cdot \overline{I8} \cdot \overline{I9} \cdot \overline{I10} \cdot \overline{I11} \cdot \overline{I6} + \overline{I3} \cdot \overline{I6} \cdot \overline{I7} \cdot \overline{I8} \cdot \overline{I9} \cdot \overline{I10} \cdot \overline{I11} \cdot \overline{I13} + \\ &+ \overline{I3} \cdot \overline{I6} \cdot \overline{I7} \cdot \overline{I8} \cdot \overline{I9} \cdot \overline{I10} \cdot \overline{I11} \cdot \overline{I13} = \\ &= \text{COMP1} \cdot \overline{DA0} \cdot \overline{DA1} \cdot \overline{DA2} \cdot \overline{DA3} \cdot \overline{DA8} \cdot \overline{DA9} \cdot \dots + \\ &+ \text{COMP1} \cdot \overline{DA0} \cdot \overline{DA1} \cdot \overline{DA2} \cdot \overline{DA3} \cdot \overline{DA8} \cdot \overline{DA9} \cdot \overline{DA15} + \\ &+ \text{COMP1} \cdot \overline{DA0} \cdot \overline{DA1} \cdot \overline{DA2} \cdot \overline{DA3} \cdot \overline{DA8} \cdot \overline{DA9} \cdot \overline{DA15} = \end{aligned}$$



X2189 ≠ CI 78 PIN. 12 ≠

Sinal, ativo em baixo, que habilita a seleção escrita ou leitura dos registradores da placa. Este sinal é habilitado pelo sinal COMP1.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X	X	X	X	X	X	1	0	X	X	X	X	1	0	0	0
X				2 6 A E				X				8			
0	X	X	X	X	X	1	0	X	X	X	X	1	0	0	1
0 a 7				2 6 A E				X				9			
1	X	X	X	X	X	1	1	X	X	X	X	1	0	0	1
8 a F				3 7 B F				X				9			