



PAL16L8A - CI80



$$\overline{O1} = \overline{I1} \cdot \overline{I3} \cdot \overline{I5} \cdot \overline{I6} \cdot \overline{I7} \cdot \overline{I8} \cdot \overline{I9} \cdot O3 =$$

$$= CSRAM \cdot (\overline{D10R}) \cdot \overline{X2189} \cdot \overline{DA0} \cdot \overline{DA14} \cdot \overline{DA15} \cdot (\overline{+AEN}) \cdot (\overline{OERAM}) = \overline{EN244}$$




~~EN244~~ CI80 PIN. 19 *


Sinal de habilitação de buffer quando da leitura do Registrador de Início de Janela (endereço \$219H).

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	X	X	X	X	X	X	X	X	X	X	X	X	X	1


} 56 ímpar



PAL 16L8A - CI 80



$$\overline{O2} = \overline{I3} \cdot \overline{I5} \cdot \overline{I9} + \overline{I4} \cdot \overline{I5} \cdot \overline{I9} + I2 \cdot I3 \cdot I4 + I2 \cdot I9 = \\ = (\overline{DIOR}) \cdot (\overline{X2189}) \cdot (\overline{+DEN}) + (\overline{D1OW}) \cdot (\overline{X2189}) \cdot (\overline{+DEN}) + RL8(\overline{DIOR}) \cdot (\overline{D1OW}) + \\ + RL8 \cdot (\overline{+DEN}) = \overline{CSRAM}$$




$\overline{CSRAM} \# CI80$ PIN.18 # (ativo em baixo)

$\overline{CSRAM} \# CI102$ PIN. 4 # (ativo em alto)


Sinal de habilitação dos Registradores de Página, quando de sua leitura ou programação, ou quando em operação normal (acesso à memória) seja através da CPU ou do controlador de DMA. A linha RL8 controla a situação de operação normal.

PAL 16L8A - CI80



$$\overline{OERAM} = \overline{I_1} \cdot \overline{I_3} \cdot \overline{I_5} \cdot \overline{I_6} \cdot \overline{I_9} + I_2 \cdot I_3 \cdot I_4 + I_2 \cdot I_9 =$$


$$= CSRAM \cdot (\overline{DIOR}) \cdot X2IB9 \cdot DQ\# \cdot (+SEN) + RL8 \cdot (\overline{DIOR}) \cdot (\overline{DLOW}) + RL8 \cdot (+SEN) =$$




$\overline{OERAM} \neq CI80 PW \cdot 17 \neq$

Sinal, ativo em baixo, de habilitação da saída de dados do Registrador de Página. Isso ocorre quando da leitura do mapeador ou em operação normal (acesso à memória ou processo de DMA). A linha RL8 controla a situação de operação normal.

PD_L 16L8A - CI80



$$\overline{O4} = \overline{I1} \cdot \overline{I2} \cdot \overline{I4} \cdot \overline{I5} \cdot \overline{I6} \cdot \overline{I9} + I2 \cdot \overline{I4} \cdot \overline{I5} \cdot \overline{I6} \cdot \overline{I9} \cdot O3 = \\ = CSRAM \cdot \overline{RLB} \cdot (\overline{D1OW}) \cdot \overline{X2189} \cdot \overline{DA\phi} \cdot (\overline{+GEN}) + \\ + RL8 \cdot (\overline{D1OW}) \cdot \overline{X2189} \cdot \overline{DA\phi} \cdot (\overline{+GEN}) \cdot (\overline{OERAM}) = \overline{WERAM}$$




$\overline{WERAM} \neq CI80 \text{ PIN.16} \neq$

Sinal, ativo em baixo, de habilitação de escrita
de dados nos Registradores de Página.

PAC 16 LB - CT 80

SEL

$$\overline{05} = \overline{I3} \cdot \overline{IS} \cdot \overline{I6} \cdot \overline{I9} + \overline{I4} \cdot \overline{IS} \cdot \overline{I6} \cdot \overline{I9} = \\ = (\overline{D10R}) \cdot \overline{X21B9} \cdot \overline{DAS} \cdot (+AES) + (\overline{D10W}) \cdot \overline{X21B9} \cdot \overline{DAS} \cdot (+ARN) = SEL$$




SEL# C180 PIN.15#

SEL# C180 PIN.15#
sinal de seleção das linhas do multiplexer. Quando da programação ou leitura dos Registradores de Página, $SEL = \emptyset$, implicando que o endereçamento é feito através do Registrador de Endereço de Janela. Quando do acesso à memória, $SEL = 1$, implicando que o endereçamento é feito diretamente (endereços do barramento externo).

PAL 16LVA - CI80

~~ENIO~~

$$\overline{O_6} = \overline{I_3} \cdot \overline{I_5} \cdot \overline{I_9} + \overline{O_4} + I_1 \cdot \overline{I_4} \cdot \overline{I_5} \cdot I_6 \cdot \overline{I_9} \cdot O_3 = \\ = (\overline{D_{IOR}}) \cdot \overline{X2189} \cdot (+AEN) + (\overline{WERAM}) + CSRAM \cdot (\overline{D_{IOW}}) \cdot \overline{X2189} \cdot D_{A\emptyset} \cdot (+AEN) \cdot (\overline{OERAM})$$



ENIO# CI80 PIN.14#

Sinal, ativo em baixo, de habilitação do buffer bidirecional CI87, quando da leitura ou escrita no Registrador de Início de Janela (Ø219+) ou da escrita nos Mapeadores (Ø319+).


15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	∅
----	----	----	----	----	----	---	---	---	---	---	---	---	---	---	---

Leitura X2819

PAC.16L8A - C.I.80

LFZCH

$$\begin{aligned} \overline{07} &= \overline{I1} * \overline{I3} * \overline{I5} * \overline{I6} * \overline{I7} * \overline{I8} * \overline{I9} * 03 = \\ &= \text{CSRMU} \cdot (\overline{010R}) \cdot \overline{X2189} \cdot \text{DAD} \cdot \text{D114} \cdot \overline{0215} \cdot (\overline{+ATU}) \cdot (\overline{0ERAM}) \end{aligned}$$



LECAT # C180 DIN.13 #


Sinal, ativo em baixo, de leitura das chaves 2a 6 da DIPSWITCH 2 e do Mapeador (sinais MAP1 e MAP2).

PAL16L8A - CI 80

CLK273

$$\overline{O8} = \overline{I4} \cdot \overline{I5} \cdot \overline{I6} \cdot \overline{I7} \cdot \overline{I8} \cdot \overline{I9} =$$

$$\Rightarrow (\overline{DOW}), \overline{X2189}, \overline{DA\phi}, \overline{DA14}, \overline{DA15}, (\overline{REN}) = CLK273$$



CLK273# CI80 PIN.12#

Sinal, ativo na borda de subida, de programação do endereço de Início de Janela. O sinal é ativado através de uma operação de escrita no endereço Ø219H.

X2189

15.14.13.12	11.10.9.8	7.6.5.4	3.2.1	Ø	Ø219
0 0 XX	XX 10	XXXX	100 1		
0 a 3	2	X	9		